R
Spartan-3系列FPGA的1.2V系列：功能描述。
3.3V耐压配置接口
因此能够实现3.3V -公差在配置
通过添加少量的外部电阻器界面简单。这
方法可以证明是有用的，当它是不希望的切换
在VCCO_4和VCCO_5电压从2.5V到3.3V后，
配置。
3.3V的耐受实现如下（类似的
的方法可以用于其它的电源电压电平） ：
第一，供电两用配置引脚，适用
3.3V至VCCO_4和（如需要） VCCO_5线。
该秤的输出电压和输入阈值associ-
ated这些引脚使他们成为3.3V兼容。
二，启动专用配置引脚，适用
2.5V至V
CCAUX
线（相同的标准
接口）。为了达到3.3V -公差，所述专用
输入需要串联电阻器，以限制进入的
到10mA或更小的电流。该专用输出需要
上拉电阻器时保证足够的噪声容限
FPGA驱动一个高逻辑电平转换为另一个设备的3.3V
接收器。选择一个电源稳压器或电源，可容
吃了反向电流在V
CCAUX
线。
配置模式
Spartan-3系列支持以下五种配置模式：
从串模式
主串行模式
从并行模式
主并行模式
边界扫描（ JTAG ）模式（ IEEE 1532 / IEEE
1149.1)
从串模式
在从串模式下，FPGA接收配置数据
在从串行PROM或其他串行源比特串行形式
的配置数据。在FPGA上最右边的
图20
被设置为从串模式。在FPGA的CCLK引脚
是输入在这种模式下。串行比特流必须设置
在DIN输入的每个上升沿前引脚短时间内
在外部产生CCLK 。
多个FPGA可以菊花链配置的
的单一来源。经过一个特定的FPGA已经config-
置的，用于下一个设备的数据在内部路由到
DOUT引脚。上兴起的DOUT引脚的变化数据
CCLK的边缘。
2.5V
3.3V
2.5V
2.5V
1.2V
V
CCO
V
CC
V
CCJ
D0
V
CCO
4银行
V
CCAUX
DIN
V
CCINT
DOUT
V
CCO
4银行
V
CCAUX
DIN
V
CCINT
1.2V
Spartan-3
FPGA
Spartan-3
FPGA
2.5V
平台
闪存PROM
XCF0xS
or
XCFxxP
CE
OE /复位
CF
CLK
GND
所有
4.7K
2.5V
主
M0
M1
M2
SLAVE
M0
M1
M2
DONE
INIT_B
PROG_B
CCLK
GND
DONE
INIT_B
PROG_B
CCLK
GND
DS099_23_041103
注意事项：
1.有使用DONE线两种方式。首先，可以设置在BitGen选项DriveDone到"Yes"只为
最后FPGA来在上面所示的链构造（或为单个FPGA作为可能的情况）。这使得
DONE引脚驱动高;因此，没有上拉电阻是必要的。 DriveDone设为"No"对于剩余
FPGA中的链。第二， DriveDone可以设置为"No"所有的FPGA。然后，所有做线是漏极开路
并需要在灰中所示的上拉电阻。在大多数情况下， 3.3KΩ之间的一个值到4.7KΩ就足够了。
然而，当同步使用DONE具有长的FPGA链，累积的电容可以
为了保证在一个时钟周期的上升时间，必要低电阻值（例如，降低到330Ω ） 。
2.要了解如何使用3.3V的信号和电源对FPGA进行编程的信息，请参阅
3.3V耐压配置
界面。
图20：
连接图主从串行配置
DS099-2 （ V1.2 ） 2003年7月11日
先期产品技术说明
www.xilinx.com
1-800-255-7778
33
