位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1486页 > ATMEGA169P-8AU > ATMEGA169P-8AU PDF资料 > ATMEGA169P-8AU PDF资料1第15页
ATmega169P
5.6.1
SPH和SPL - 堆栈指针
位
0x3E的（ 0x5E ）
0x3D之间（ 0x5D ）
15
–
SP7
7
14
–
SP6
6
读/写
读/写
0
0
13
–
SP5
5
读/写
读/写
0
0
12
–
SP4
4
读/写
读/写
0
0
11
–
SP3
3
读/写
读/写
0
0
10
SP10
SP2
2
读/写
读/写
0
0
9
SP9
SP1
1
读/写
读/写
0
0
8
SP8
SP0
0
读/写
读/写
0
0
SPH
SPL
读/写
读/写
读/写
初始值
0
0
5.7
指令执行时间
本节说明访问的时序指令执行。在AVR
CPU由CPU时钟CLK驱动
中央处理器
直接从所选择的时钟源所生成的
芯片。没有内部时钟进行分频。
图5-4
显示并行指令取指和由Har-启用指令执行
vard架构和快速访问寄存器文件的概念。这是一个基本的流水线概念
获得高达1 MHz的MIPS与每个成本函数对应的唯一结果，
每个时钟功能，并且每个电源单元的功能。
图5-4 。
并行取指和指令执行
T1
T2
T3
T4
CLK
中央处理器
第一个指令获取
第一个指令执行
第二个指令获取
第二个指令执行
3取指令
3指令执行
4取指令
图5-5
演示的是寄存器文件内部访问时序。在一个单个时钟周期的ALU
执行使用两个寄存器中的操作数的操作，并且将结果存储回目的地
置寄存器。
图5-5 。
单时钟周期ALU操作
T1
T2
T3
T4
CLK
中央处理器
总执行时间
寄存器操作数取
ALU操作执行
结果写回
15
8018A–AVR–03/06
