位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1838页 > ATMEGA168V-10AI > ATMEGA168V-10AI PDF资料 > ATMEGA168V-10AI PDF资料5第20页
图6-4 。
片上数据SRAM访问周期
T1
T2
T3
CLK
中央处理器
地址
数据
WR
数据
RD
计算地址
地址有效
存储器访问指令
下一条指令
6.4
EEPROM数据存储器
了ATmega48 / 88/168包含256/512/512字节的EEPROM数据存储器。它的组织结构
作为一个独立的数据空间，其中，可以按字节读写。 EEPROM中有一个
续航能力至少100,000次写/擦除周期。 EEPROM与之间的访问
CPU在下面描述的，指定的EEPROM地址寄存器， EEPROM的
数据寄存器和EEPROM控制寄存器。
“存储器编程” 285页
包含EEPROM编程的详细说明
在SPI或并行编程模式。
6.4.1
EEPROM读/写访问
EEPROM的访问寄存器位于I / O空间。
EEPROM的写访问时间见
表6-2 。
自定时功能，但是，
可以让用户软件监测何时开始下一个字节可以被写入。如果用户代码包含指令
系统蒸发散的写EEPROM ，有些必须采取预防措施。在严格的滤波电源
耗材，V
CC
有可能上升或下降缓慢上电/下。这使得该设备对于一些
的时间周期，以在电压低于规定的最小为所用的时钟频率运行。
SEE
第20页上的“防止EEPROM腐败”
对于如何避免这些问题的详细信息
的情况。
为了防止无意识的EEPROM写操作，具体写的程序必须遵循。
指的是EEPROM控制寄存器有关细节的描述。
当EEPROM被读取后， CPU停止工作4个周期前的下一条指令
执行。当EEPROM写入时，CPU先下一停止两个时钟周期
指令被执行。
6.4.2
防止EEPROM腐败
在低V的时期
CC,
在EEPROM中的数据可能被破坏，因为电源电压是
过低，CPU和正确操作的EEPROM中。这些问题都是一样的
用板级系统的EEPROM中，并且在同一设计方案应该被应用。
20
ATmega48/88/168
2545J–AVR–12/06
读
写
