位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第583页 > ATMEGA162V-8MI > ATMEGA162V-8MI PDF资料 > ATMEGA162V-8MI PDF资料1第41页
ATmega162/V
将输出同时复位期间和端口B的正常运行将被覆盖
当熔丝被编程。任何时钟源，包括内部RC振荡器，能
当端口B 0作为时钟输出被选择。
如果系统时钟使用预分频器，它是分割的系统时钟时输出
CKOUT熔丝位编程。请参阅“系统时钟预分频器”第41页上的
系统时钟分频器描述。
定时器/计数器振荡器
对于AVR微控制器与定时器/计数器振荡器引脚（ TOSC1和TOSC2 ）时，
晶振引脚之间的直接连接。该振荡器提供内部电容
器上TOSC1和TOSC2 ，从而无需外部电容。该
内部电容的10 pF的标称值。该振荡器的应用进行了优化
32.768 kHz钟表晶体。使用一个外部时钟源TOSC1不
推荐使用。
该ATmega162的系统时钟可以通过设置时钟预分频寄存器可分为 -
CLKPR 。此功能可以用于当要求一降低功率消耗
换货的处理能力低。这可以与所有时钟源都适用，并且它
会影响到CPU的时钟频率和所有同步外设。 CLK
I / O
， CLK
中央处理器
,
和CLK
FL灰
通过一个因子分成如表15所示。注意，时钟频率
CLK的
ASY
（异步定时器/计数器）将仅当定时器/计数器是缩放
时钟同步。
系统时钟分频器
时钟预分频寄存器 -
CLKPR
位
7
CLKPCE
6
–
5
–
4
–
3
CLKPS3
2
CLKPS2
1
CLKPS1
0
CLKPS0
CLKPR
读/写
初始值
读/写
0
R
0
R
0
R
0
读/写
读/写
读/写
读/写
见位说明
第7位 - CLKPCE ：时钟预分频器变化使能
在CLKPCE位必须写入1来实现的CLKPS位。 CLK-
PCE由硬件清零写入四个周期后或当CLKPS被写入。
设置CLKPCE位将禁止中断，如CLKPS解释说明
下文。
位3..0 - CLKPS3..0 ：时钟预分频器选择位3 - 0
这几位定义所选时钟源与内部之间的分频因子
系统时钟。这些位可以被写入运行时间来改变时钟频率，以适应
的应用需求。由于分频器分频主时钟输入到MCU中，
当分频因子用于所有同步外设的速度降低。该divi-
频因子列于表15 。
以避免时钟频率的无意的改变，一个特殊的写入过程必须
其次要改变CLKPS位：
1.写时钟预分频器变化使能（ CLKPCE ）位为1 ，所有其他位
在CLKPR为零。
2.在四个周期，写入所需的值CLKPS ，同时将零写入
CLKPCE 。
注意事项：
步骤1和步骤2之间的中断将使定时序列失败。这是
建议有全局中断标志位在这些步骤，以避免这种清零
问题。
41
2513I–AVR–02/07
