位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第372页 > ATMEGA2560-16AU > ATMEGA2560-16AU PDF资料 > ATMEGA2560-16AU PDF资料4第28页
上拉和总线保持
在AD7上拉： 0端口可如果相应的端口寄存器被激活
写入1 。以减少睡眠模式下的功耗，因此建议以除
能上拉通过写端口进入睡眠之前注册到零。
该XMEM接口还提供了总线保持在AD7 ： 0的行。该总线保持
可以被禁用，如“ XMCRB描述软件中启用 - 外部存储器
控制寄存器B“第36页。
当
使能时，总线保持器将保持先前
值在AD7 ： 0的总线，同时这些线路处于三态的XMEM接口。
定时
外部存储设备具有不同的时序要求。为了满足这些要求
ments ，所述XMEM接口提供了四个不同的等待周期，如表8所示，是
之前首先要考虑外部存储器器件的时序规范的重要
选择等待状态。最重要的参数是为所述接入时间
外部存储器相比，建立要求。对外部的访问时间
存储器被定义为时间从接收到片选/地址，直到数据
这个地址实际上是驱动总线上。访问时间不能超过从时间
在ALE脉冲必须置低电平，直到数据在读出时序稳定（见
t
LLRL
+ t
RLRH
- t
DVRH
表173至385页表180 - 387 ） 。不同
等待状态设置软件。作为附加的功能，也可以分割
在两个部门与个人的等待状态设置外部存储空间。这使得有
可以连接具有不同定时要求两个不同的存储设备，以
同样XMEM接口。对于XMEM接口时序的详细信息，请参阅表173
表180和图163至图166中的“外部数据存储器时序”上
页385 。
记
该XMEM接口是异步的，而且在下面的波形
数字是有关的内部系统时钟。内部和之间的偏移
外部时钟（ XTAL1 ）不guarantied （不同设备的温度，和支持的
层的电压） 。因此， XMEM接口不适合于同步操作。
图15 。
外部数据存储器周期不
等待状态
（ SRWn1 = 0和SRWn0 = 0）的
T1
T2
T3
T4
系统时钟（CLK
中央处理器
)
ALE
A15:8
上一个。地址。
地址
WR
DA7 ：0（ XMBK = 0）的
上一个。数据
地址
数据
读
DA7 ：0（ XMBK = 1）
上一个。数据
地址
XXXXX
数据
XXXXXXXX
RD
注意：
1. SRWn1 = SRW11 （上界）或SRW01 （下级部门） ， SRWn0 = SRW10 （上
部门）或SRW00 （下级部门） 。在ALE脉冲T4才存在，如果
在下一个指令访问RAM（内部或外部） 。
28
ATmega640/1280/1281/2560/2561
2549K–AVR–01/07
写
DA7 ： 0
上一个。数据
地址
XX
数据
