位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第145页 > AT89C51SND2C-7FTIL > AT89C51SND2C-7FTIL PDF资料 > AT89C51SND2C-7FTIL PDF资料2第14页
图7 。
PLL过滤器连接
FILT
R
C1
VSS
VSS
C2
PLL编程
PLL被使用在图8所示的流程只要时钟产生编程
使能时，用户必须等待，直到锁定指示器被设置为确保在时钟输出是
稳定。 PLL时钟频率将依赖于MP3解码器时钟和音频接口
时钟频率。
网络连接gure 8 。
PLL编程流程
PLL
程序设计
配置分频器
N6 ：0 = xxxxxxb
R 9 ：0 = xxxxxxxxxxb
启用PLL
PLLRES = 0
PLLEN = 1
PLOCK = 1 ？
PLL锁定？
14
AT8xC51SND2C
4341D–MP3–04/05
