AT89C51RB2/RC2
端口类型
AT89C51RB2 / RC2 I / O端口（ P1 ， P2 ， P3 ）实施准双向输出
常见的80C51和最及其衍生物。这类输出可以用作
两者的输入和输出，而不需要重新配置的端口。这是可能的
因为当口线输出为逻辑高电平时，驱动能力很弱，允许外部
设备抠脚低。当该引脚被拉低，它的驱动能力很强，可吸收
一个相当大的电流。这些功能有些类似一个开漏输出
除了有三个上拉晶体管适应准双向输出
不同的用途。其中一个上拉电阻，称为"weak"拉起来，接通当时─
曾经端口锁存器的引脚包含逻辑1的弱上拉一个非常小的
目前，将拉引脚为高电平，如果它悬空。第二个上拉，称为"medium"
拉，被接通时，端口锁存器的引脚包含逻辑1和销本身是
也在逻辑1电平。这种上拉提供了主要的电流源准bidi-
rectional引脚输出为1。如果引脚上有一个逻辑1被拉到低电平，表示
外部装置，该介质上拉打开关闭，并且只有弱上拉保持接通。在
为了将该引脚拉低这些条件下，外部设备有足够的灌
当前压倒介质上拉起来，并采取了压在下面的端口引脚的
输入阈值。
第三个上拉被称为"strong"拉了起来。这种上拉用于加速
在准双向口当口锁存器从改变低到高的转变
逻辑0到逻辑1。当发生这种情况时，强上拉打开的时间很短，双
CPU时钟，以迅速拉动端口引脚为高电平。然后再次关闭。
该DPU位（第7位在AUXR寄存器）允许禁用所有的永久性弱上拉
当端口锁存数据为逻辑0 。
准双向端口的配置示于图3 。
网络连接gure 3 。
准双向口输出
2个CPU
时钟延迟
P
强
P
弱
P
中
针
端口锁存器
数据
N
DPU
AUXR.7
输入
数据
13
4180C–8051–12/03
