位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第375页 > TMX320C82GGP > TMX320C82GGP PDF资料 > TMX320C82GGP PDF资料1第118页
TMS320C82
数字信号处理器
SPRS048 - 98年4月
SDRAM写周期（续）
ad1
状态
ad2
ac1
ac2
COL
COL
COL
COL
didle
DCAB
注2
ad1
ad
柱A
COL B
山口
山口
CLKOUT
准备
除非─ [ 1 ： 0 ]
状态[ 1 ： 0 ]
RL-
RCA [16： 0]
RAS-
DSF
TRG- / CAS-
W-
CAS- / DQM [7 ：0]的
的AD [63： 0]
DBEN-
DDIN-
命令
ACTV
c1
c1
c1
c1
3/2.
01
3/2.
3/2.
11
3/2.
11
3/2.
11
3/2.
11
3/2.
00
3/2.
00
3/2.
ROW
注1
柱A
COL B
山口
山口
A，B
C，D
A
地址/ ATC
A
B
B
C
C
D
D
低，除非外设数据传输
WRT
WRT
DCAB
注意事项：
需要一个DCAB命令和ACTV命令之间1.最小的3个周期。
2.在外设的数据传输，关断周期将被插入之前， AD1所指定的银行配置。
图97. SDRAM的突发长度2写
118
邮政信箱1443
休斯敦，得克萨斯州77251-1443
