位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第848页 > HYS72T512420EFA-3S-C > HYS72T512420EFA-3S-C PDF资料 > HYS72T512420EFA-3S-C PDF资料1第26页
互联网数据表
HYS72T512420EFA–[25F/3S]–C
全缓冲DDR2 SDRAM模组
产品类型
组织
HYS72T512420EFA–25F–C
4 GB的
×72
2级（ × 4 ）
标签代码
JEDEC SPD修订
BYTE ＃
90
91
92
93
94 - 97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122 -
125
126
127
描述
Δ
T
Idle_2
（ DT Idle_2 ） AMB
Δ
T
Active_1
（ DT Active_1 ） AMB
Δ
T
Active_2
（ DT ACTIVE_2 ） AMB
Δ
T
L0s
（ DT L0S ） AMB
未使用
AMB结温最高（
T
JMAX
)
类别字节
未使用
AMB个性字节：预初始化（ 1 ）
AMB个性字节：预初始化（ 2 ）
AMB个性字节：预初始化（ 3 ）
AMB个性字节：预初始化（ 4 ）
AMB个性字节：预初始化（ 5 ）
AMB个性字节：预初始化（ 6 ）
AMB个性字节：初始化后的（ 1 ）
AMB个性字节：初始化后的（ 2 ）
AMB个性字节：初始化后的（ 3 ）
AMB个性字节：初始化后的（ 4 ）
AMB个性字节：初始化后的（ 5 ）
AMB个性字节：后初始化（ 6 ）
AMB个性字节：初始化后的（ 7 ）
AMB个性字节：初始化后的（ 8 ）
AMB生产商JEDEC ID代码LSB
AMB生产商JEDEC ID代码MSB
DIMM制造商JEDEC ID代码LSB
DIMM制造商JEDEC ID代码MSB
模块制造地点
模块生产日期的年份
模块制造日期周
模块序列号
循环冗余码LSB
循环冗余码的最高位
PC2–6400F–555
修订版1.1
（十六进制）
54
57
53
00
00
11
CA
00
D5
60
08
02
00
00
4C
00
00
00
00
00
00
00
85
51
85
51
xx
xx
xx
xx
0E
0E
Rev.1.20 ， 2007-10-19
03202007-06NE-DYYI
26
