位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第235页 > ICS843020AY-01 > ICS843020AY-01 PDF资料 > ICS843020AY-01 PDF资料1第2页
集成
电路
系统公司
ICS843020-01
F
EMTO
C
锁
680MH
Z
, C
RYSTAL
-
TO
-
3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
将上电时会自动出现默认状态。该
在并行输入模式下操作时测试输出为低电平。
VCO的频率，晶体频之间的关系舰
频率和M个除法器的定义如下：
FVCO =值为fXTAL ×M的
P
M值和M0通过M8所需要的值
在表3B中所示编程VCO的频率函数的
表。有效的M值的量， PLL才能实现锁定为一个
25MHz的基准定义为23
≤
M
≤
27 (P =
÷1).
该
频率进行定义如下：
FOUT = FVCO =值为fXTAL ×M的
N
恩智浦
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA装
比特与S_CLOCK的上升沿。的内容
移位寄存器被加载到M个除法器和N个输出的二
从vider时S_LOAD转换低到高。在M
鸿沟和N分频的输出值被锁存的高到
S_LOAD从高到低的跳变。如果S_LOAD是在保持高电平，数据
的S-DATA输入被直接传递到M分频器和N-
输出分频器上S_CLOCK的每个上升沿。串行
模式可以被用来编程M和N位测试位
T1和T0 。内部寄存器T0和T1确定的状态
所述测试输出如下：
T1
0
0
1
1
T0
0
1
0
1
测试输出
低
S-DATA ，移位寄存器输入
M个分频器输出
CMOS的F out
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能描述描述OP-
关合作采用25MHz晶振。有效的PLL环路分频值
不同的晶体或输入频率在在 - 定义
把频率特性，表5 ，注1 。
该ICS843020-01具有完全集成的PLL和there-
前无需外部元件设置循环频带 -
宽度。一个基本的晶体被用作输入到导通
片内振荡器。振荡器的输出被馈送到相位
探测器。 25MHz晶体提供了25MHz的相位检测器
参考频率。 PLL的压控振荡器工作在一
范围为560MHz到680MHz的的。 M个除法器的输出是
也施加到相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西为M倍，通过调整基准频率
VCO控制电压。需要注意的是对于M的某些值（要么太
高或过低）时，PLL将不实现锁定。的输出
压控振荡器由分离器被发送到每个LVPECL的前缩放
输出缓冲器。除法器提供了一个50 ％的输出占空比。
该ICS843020-01支持串行或并行编程
明模式进行编程并购反馈分频器和N输出
分频器。输入分频器P只能使用P_DIV改变
引脚。它不能被从默认变
÷1
使用设置
串行接口。
图1
示出了每种模式的时序图。
在并行模式中， nP_LOAD输入最初为低电平。数据
在输入M0通过M8和N0和N1直接传递给
并购分频器和N分频器的输出。在低到高的跃迁
该nP_LOAD输入的灰时，数据被锁存，对M分频器
保持加载，直到上nP_LOAD或下LOW过渡
直到一个串口事件发生。其结果是， M和N位可以是
硬连线设置M个分频器和N分频器输出到一个特定的
S
ERIAL
L
OADING
S_CLOCK
S-DATA
T1
T0
* NULL
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
t
S_LOAD
S
t
H
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N1 ， P_DIV
M，N ，P
nP_LOAD
t
S
t
H
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
*注意：
空时隙定时必须遵守。
843020AY-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2005年4月14日
