IDT79RC4650
引脚说明
下面是接口的列表，中断和杂销可在RC4650 。标记带有一个星号针时为低电平有效。
引脚名称
系统接口：
ExtRqst *
发行*
RdRdy *
WrRdy *
ValidIn *
输入
产量
输入
输入
输入
外部请求
系统接口需要的信号提交外部请求。
发布界面
该处理器被释放系统接口从机状态信号
阅读就绪
信号，一个外部代理现在可以接受一个处理器读取。
写就绪
信号，一个外部代理现在可以接受一个处理器写入请求。
有效输入
信号，一个外部代理正在推动一个有效的地址或数据的SysAD总线和有效的COM上
命令或数据标识符SysCmd总线上。
有效的输出
信号处理器正在推动一个有效的地址或数据的SysAD总线和一个有效的命令上
在SysCmd总线或数据标识符。
系统地址/数据总线
一个64位地址和数据总线，用于在处理器和外部代理之间的通信。
系统地址/数据总线复
一个8位的总线包含奇偶校验位在数据总线周期的SysAD总线。
系统命令/数据总线标识符
一个9位总线，用于在处理器和外部代理之间的命令和数据的标识符的传输。
保留的系统命令/数据标识符总线奇偶
对于RC4650此信号未使用的输入和输出为零。
TYPE
描述
ValidOut *
产量
的SysAD （63 ：0）
SysADC （ 7：0 ）
SysCmd （8 ：0）
SysCmdP
输入/输出
输入/输出
输入/输出
输入/输出
时钟/控制接口：
MasterClock
输入
主时钟
用作系统接口的参考时钟的主时钟输入。所有的输出定时是相对于该输入
时钟。流水线操作频率是通过在选定的系数乘以这个时钟起来而得
引导初始化。
安静的VCC为PLL
安静的V
CC
为内部锁相环。
安静的VSS为PLL
安静的V
SS
为内部锁相环。
V
CC
P
V
SS
P
中断接口：
为int * （ 5 ： 0 ）
NMI *
输入
输入
输入
输入
打断
六个通用处理器中断，逐位或运算与位5 ： 0的中断寄存器。
不可屏蔽中断
不可屏蔽中断，或运算与中断寄存器的第6位。
11 25
2001年4月10日
