位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1157页 > SY10E195JZTR > SY10E195JZTR PDF资料 > SY10E195JZTR PDF资料1第1页
麦克雷尔INC 。
可编程
DELAY CHIP
精密型边缘
SY10E195
精密型
SY100E195
EDGE
SY10E195
SY100E195
特点
s
高达2ns的延迟范围
s
扩展100E V
EE
-4.2V范围为-5.5V
s
≈
20ps的/数字步进分辨率
s
>1GHz带宽
s
芯片级联电路
s
75Kk
输入下拉电阻
s
与摩托罗拉MC10E / 100E195完全兼容
s
可提供28引脚PLCC封装
描述
该SY10 / 100E195是可编程延迟芯片
（的pdc ）主要用于时钟去歪斜和时序设计
调整。它们提供了一种差动的可变延迟
ECL输入转换。
延迟部分由链门的
组织中所示的逻辑图。前两个
延迟元件功能已被修改，以栅极
有延迟1.25和1.5倍的基本门延迟
约80ps 。这两个元件提供
E195与数字可选择分辨率
约20ps的。所需设备的延迟选择
由7个地址输入端D [ 0 ：6] ，分别锁
片上通过在锁存使能（ LEN）的控制上的高信号。
如果将LEN信号是低电平或悬空，则
锁存器是透明的。
因为E195的延迟可编程性是
通过纯粹的差分ECL门延迟实现，
设备将以>1GHz的频率，而
保持对输出摆幅在600mV的。
在E195从而提供了非常精细的分辨率，在非常高的
频率，从数字输入可选择全部，
允许非常精确的系统时钟定时。
第八锁存输入，D
7
，提供了一种用于级联
多的pdc增加可编程的范围。该
级联逻辑可以完全控制多台的pdc的，在
费用只有单个添加线到数据总线的
每个额外的PDC ，而不需要任何外部
门控。
引脚名称
针
IN / IN
EN
D[0:7]
Q/Q
LEN
设置最小
SET MAX
级联
功能
信号输入
输入使能
MUX选择输入
信号输出
LATCH ENABLE
最小的延迟设置
最大延迟设置
级联信号
M9999-032006
hbwhelp@micrel.com或（408） 955-1690
冯：H
修订： / 0
1
发行日期： 2006年3月
