位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第746页 > TLV320DAC23GQE > TLV320DAC23GQE PDF资料 > TLV320DAC23GQE PDF资料3第23页
3.3.1.4 DSP模式
该DSP模式与TI的DSP的McBSP的端口不兼容。 LRCIN必须连接到帧同步信号
McBSP的了。 LRCIN上的下降沿启动数据传输。左声道的数据由所述第一数据字的，
这之后紧接着右声道数据字（见图3-7 ） 。
LRCIN
BCLK
左声道
右声道
0
n
n1
1
0
最低位
DIN
n
最高位
n1
1
LSB MSB
图3-7 。 DSP模式时序
3.3.2
音频采样率
该TLV320DAC23可以在主站或从时钟模式下运行。在主控模式下， TLV320DAC23时钟和
采样率是来自一个12 -MHz的MCLK信号。这12 MHz的时钟信号与USB兼容
规范。该TLV320DAC23可以直接在一个USB系统中使用。
在从模式下， TLV320DAC23时钟和采样率是通过使用合适的MCLK或晶体控制
频率和采样率控制寄存器的设置。
在采样率控制的设置控制寄存器的时钟模式和采样率。
采样速率控制（地址： 0001000 ）
位
功能
默认
D8
X
0
D7
CLKOUT
0
D6
CLKIN
0
D5
SR3
0
D4
SR2
0
D3
SR1
0
D2
SR0
0
D1
BOSR
0
D0
USB /普通
0
CLKOUT
CLKIN
SR [ 3：0]
BOSR
USB /普通
X
时钟输出分频器
0 = MCLK
1 = MCLK / 2
时钟输入分频器
0 = MCLK
1 = MCLK / 2
采样速率控制（参见第3.3.2.1和3.3.2.2 ）
基地采样率
USB模式：
0 = 250 f
s
1 = 272 f
s
普通模式：
0 = 256 f
s
1 = 384 f
s
时钟模式中进行选择：
0 =正常
1 = USB
版权所有
该DAC23的时钟电路具有两个内部分隔。第一，由CLKIN的控制，适用于采样率
发电机的数模转换器。第二，通过CLKOUT的控制，只适用于CLKOUT的终端。通过设置CLKIN
为1，全部的DAC的时钟一半的频率，从而有效地划分所得的采样速率由两个。
37
