位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第50页 > TMS320F28232 > TMS320F28232 PDF资料 > TMS320F28232 PDF资料3第162页
TMS320F28335 ， TMS320F28334 ， TMS320F28332
TMS320F28235 ， TMS320F28234 ， TMS320F28232
数字信号控制器（DSC ）
SPRS439C - 2007年6月 - 修订2008年2月
www.ti.com
表6-61 。作为McBSP的SPI主模式或从时序要求（ CLKSTP = 10B ， CLKXP = 1 ）
号
M49
M50
M51
M52
(1)
t
SU（ DRV- CKXH ）
t
H（ CKXH - DRV ）
t
SU（ FXL - CKXL ）
t
C（ CKX ）
建立时间， DR前CLKX高有效
保持时间， DR后CLKX高有效
建立时间， FSX低前CLKX低
周期时间， CLKX
2P
(1)
主
民
30
1
最大
SLAVE
民
8P –10
8P –10
8P + 10
16P
最大
单位
ns
ns
ns
ns
2P = 1 / CLKG
表6-62 。作为McBSP的SPI主模式或从开关特性（ CLKSTP = 10B ， CLKXP = 1 ）
号
M43
M44
M47
M48
(1)
t
H（ CKXH - FXL ）
t
D（ FXL - CKXL ）
t
DIS （ FXH - DXHZ ）
t
D（ FXL - DXV ）
参数
保持时间，后CLKX FSX高低
延迟时间， FSX低到CLKX低
禁止时间，之后从最后一个数据位DX高阻抗
FSX高
延迟时间， FSX低到DX有效。
主
民
2P
(1)
P
6
6
6P + 6
4P + 6
最大
SLAVE
民
最大
单位
ns
ns
ns
ns
超前信息
2P = 1 / CLKG
对于所有SPI从机模式， CLKX必须至少为8个CLKG周期。此外， CLKG应该LSPCLK / 2
通过设置CLKSM = CLKGDV = 1. 75 MHz的最大LSPCLK速度， CLKX最大频率
将LSPCLK / 16 ;即4.6875兆赫和P = 13.3纳秒。
最低位
CLKX
M43
FSX
M47
M48
M44
M51
最高位
M52
DX
位0
M49
Bit(n-1)
(n-2)
M50
(n-3)
(n-4)
DR
位0
Bit(n-1)
(n-2)
(n-3)
(n-4)
图6-39 。 McBSP的时序SPI Master或Slave ： CLKSTP = 10B ， CLKXP = 1
表6-63 。作为McBSP的SPI主模式或从时序要求（ CLKSTP = 11B ， CLKXP = 1 ）
号
M58
M59
M60
M61
(1)
t
SU（ DRV- CKXL ）
t
H（ CKXL - DRV ）
t
SU（ FXL - CKXL ）
t
C（ CKX ）
建立时间， DR前CLKX低有效
保持时间， DR后CLKX低电平有效。
建立时间， FSX低前CLKX低
周期时间， CLKX
2P
(1)
主
民
30
1
最大
SLAVE
民
8P – 10
8P – 10
16P + 10
16P
最大
ns
ns
ns
ns
单位
2P = 1 / CLKG
对于所有SPI从机模式， CLKX必须至少为8个CLKG周期。也CLKG应该LSPCLK / 2
通过设置CLKSM = CLKGDV = 1. 75 MHz的最大LSPCLK速度， CLKX最大频率
是LSPCLK / 16 ，即4.6875兆赫和P = 13.3纳秒。
162
电气规格
提交文档反馈
