TMS320F240
DSP控制器
SPRS042E - 1996年10月 - 修订2002年11月
终端功能（续）
终奌站
名字
号
TYPE
描述
外部接口控制信号（续）
BR
5
O / Z
总线请求。外部全局数据存储器空间访问期间BR断言。 BR可
使用高达32K字扩展数据存储器的地址空间。 BR进去的
复位，功率下降，并且当EMU1 / OFF为低电平期间的高阻抗状态。
闪存编程电压源。如果VCCP = 5 V，则写入/擦除可到
整片上Flash存储器块，也就是说，编程的闪存。如果VCCP = 0 V，则
是不允许的闪速存储器的写/擦除操作，从而保护了整个存储器块
被覆盖。 VCCP / WDDIS还充当一个硬件看门狗禁用。该
看门狗定时器被禁止时， VCCP / WDDIS = 5 V和第6位的WDCR设置为1 。
ADC输入（非共享）
ADCIN2
ADCIN3
ADCIN4
ADCIN5
ADCIN6
ADCIN7
ADCIN10
ADCIN11
ADCIN12
ADCIN13
ADCIN14
ADCIN15
74
75
76
77
78
79
89
88
83
82
81
80
I
I
I
I
I
I
I
I
I
I
I
I
位I / O和共享功能的引脚
ADCIN0/IOPA0
72
I / O
双向数字I / O 。
模拟输入到第一ADC 。
ADCIN0 / IOPA0配置为所有设备复位数字输入。
双向数字I / O 。
模拟输入到第一ADC 。
ADCIN1 / IOPA1配置为所有设备复位数字输入。
双向数字I / O 。
模拟输入到第二ADC 。
ADCIN9 / IOPA2配置为所有设备复位数字输入。
双向数字I / O 。
模拟输入到第二ADC 。
ADCIN8 / IOPA3配置为所有设备复位数字输入。
双向数字I / O 。简单比较/ PWM 1输出。 PWM7 / CMP7 / IOPB0的状态
通过简单的比较/ PWM和简单的动作控制寄存器（ SACTR ）确定。它
进到所述高阻抗状态时，未屏蔽的PDPINT变为低电平。
PWM7 / CMP7 / IOPB0配置为所有设备复位数字输入。
双向数字I / O 。简单比较/ PWM 2输出。 PWM8 / CMP8 / IOPB1的状态
通过简单的比较/ PWM和SACTR确定。它进入高阻抗状态
当东窗事发PDPINT变为低电平。 PWM8 / CMP8 / IOPB1被配置为数字输入
所有设备重置。
双向数字I / O 。简单比较/ PWM 3输出。 PWM9 / CMP9 / IOPB2的状态
通过简单的比较/ PWM和SACTR确定。它进入高阻抗状态
当东窗事发PDPINT变为低电平。 PWM9 / CMP9 / IOPB2被配置为数字输入
所有设备重置。
模拟inp中的TS到第二ADC
输入
模拟inp中的TS到第一ADC
输入
VCCP / WDDIS
50
I
ADCIN1/IOPA1
73
I / O
ADCIN9/IOPA2
90
I / O
ADCIN8/IOPA3
91
I / O
PWM7/CMP7/IOPB0
100
I / O / Z
PWM8/CMP8/IOPB1
101
I / O / Z
PWM9/CMP9/IOPB2
102
I / O / Z
I =输入， O =输出， Z =高阻抗
6
邮政信箱1443
休斯敦，得克萨斯州77251-1443
