LTC1481
应用S我FOR ATIO
V
CC
SD3
P1
D1
产量
逻辑
SD4
ESD
N1
D2
LTC1481 F09
图9. LTC1481输出级
V
CC
P1
D1
逻辑
产量
N1
D2
LTC1481 F10
图10.传统的CMOS输出级
该LTC1481输出级将保持高阻抗
状态，直到N沟道或P沟道的击穿是
分别将正或负的时程。该
输出将被钳位在V
CC
或者通过地面齐纳
电压加上肖特基二极管的压降，但这个电压是井
超出RS485工作范围。由于ESD
注入的电流在N阱或衬底由
多数载流子，闭锁，防止通过精心布局
技术。静电放电电池防止多路输出
10kV的人体模型ESD冲击。
提供的信息由凌力尔特公司被认为是准确和可靠。
但是，没有责任承担供其使用。凌力尔特公司不作任何代表中
塔季翁，如本文所描述的电路的互连不会对现有的专利权侵犯。
U
低功耗工作
的LTC1481被设计成与一个静止的操作
电流120μA最大的。随着三态驱动器，我
CC
将回落至该水平120μA 。与司机有启用
将附加的电流绘制由内部12k的电阻
器。在正常的操作条件下，这种附加的
电流由电流通过所绘制盖过
外部总线阻抗。
关断模式
两个接收器输出（ RO）和所述驱动器输出（A， B）的
可以通过将稀土高置于三态模式
DE分别低。此外， LTC1481将进入
关断模式下，当RE为高， DE为低电平。
在关闭LTC1481通常绘制的仅为1μA
电源电流。为了保证该部分进
进入关断， DE必须是低，可再生能源要高的
至少同时为600ns 。如果这个持续时间小于
超过50ns的部分将不会进入关断模式。切换
无论是可再生能源或取消将唤醒LTC1481备份中
3.5s.
传播延迟
许多数字编码方案都依赖于
在驱动器的传播延迟时间差，并
接收器。图11示出了测试电路的LTC1481
传播延迟。
接收器的延迟时间分别是：
t
PLH
– t
PHL
= 13ns典型值，V
CC
= 5V
司机歪斜时间：
斜= 5ns的典型值，V
CC
= 5V
最大为10ns ，V
CC
= 5V ，T
A
= - 40 ° C至85°C
100pF
TTL IN
t
r
, t
f
＆ LT ;为6ns
D
R
54
100pF
R
接收器
OUT
LTC1481 F11
W
U U
图11.接收器传输延迟测试电路
1481fa
7
