位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第0页 > LM3S8730-IQN50-A0 > LM3S8730-IQN50-A0 PDF资料 > LM3S8730-IQN50-A0 PDF资料3第47页
LM3S8730微控制器
图5-2 。测试访问端口状态机。
测试逻辑复位
1
0
运行测试空闲
1
选择DR扫描
0
1
捕捉DR
0
SHIFT DR
1
1号出口DR
0
暂停DR
1
0
2号出口DR
1
UPDATE DR
1
0
0
0
0
1
1
1
选择红外扫描
0
捕捉红外
0
移位IR
1
1号出口IR
0
暂停IR
1
2号出口IR
1
更新IR
1
0
0
0
1
1
0
5.2.3
移位寄存器
移位寄存器由串行移位寄存器链和并行加载寄存器中。串行移位
在TAP控制器的CAPTURE状态寄存器链样品的具体信息，并允许
此信息被移出的
TDO
在TAP控制器的SHIFT状态。当被采样
数据被移出链的上
TDO ，
新数据被移入串行移位寄存器
on
TDI 。
TAP控制器的UPDATE在这个新的数据存储在并行加载寄存器
状态。各移位寄存器的详细信息50页的讨论中“注册说明” 。
5.2.4
操作注意事项
在使用JTAG模块时需注意某些操作事项。因为JTAG管脚
可被编程为GPIO ，板配置和复位引脚，这些条件必须
考虑。此外，由于JTAG模块已经集成了ARM串行线调试，该
方法。这两种操作模式之间的切换进行说明。
2007年9月2日
初步
47
