位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第145页 > KAD5612P-17Q72 > KAD5612P-17Q72 PDF资料 > KAD5612P-17Q72 PDF资料1第15页
KAD5612P
校准序列的上升开始
RESETN的边缘，如图28中的过
范围输出（OR）被设置为高，一旦RESETN被拉
低，并保持该状态，直到校准的COM
完整的。在OR输出返回到正常操作
那个时候，所以这是非常重要的模拟输入是
转换器的满量程范围，以转播中
服务的过渡。如果输入是在一个超范围
调理或PIN将保持高位，这将不会是
能够检测校准周期结束。
尽管RESETN为低电平时，输出时钟
（ CLKOUTP / CLKOUTN ）停止切换，并设置为低。
输出时钟恢复正常运行的
接下来的输入时钟边沿（ CLKP / CLKN ）之后是RESETN
拉高。在250MSPS标称校准时间
为300ms 。
图29.模拟输入范围
射频变压器，将给予最好的噪声和失真
宽带和/或高interme-程序性能
diate频率（ IF）的输入。两个不同的变压器
输入方案示于图30和31 。
图30.变压器输入用于通用
应用
图28.时序校准
用户启动的复位
ADC的校准可以在任何启动
时，通过驱动RESETN销低了至少
一个时钟周期。一个开漏驱动器驱动器
建议小于0.5毫安强度。由于是
在上电复位时，SDO ， RESETN情况和
DNC引脚必须处于正常状态的校准
重刑成功执行。
图31.传输线变压器输入高
IF应用
背到后端变压器方案用于IM-
证明的共模抑制，这使该
输入共模电平匹配VCM 。
分流电阻的值应确定
根据所需的负载阻抗。该differen-
在KAD5612P的TiAl基输入电阻为1000Ω 。
该SHA设计采用开关电容输入
舞台，创造踢回充电时
采样电容被重新连接到输入
电压。这种反冲产生的干扰在
输入下一个采样前必须解决
点。低源阻抗将导致更快的
沉降和改进的性能。因此， 1：1的
变压器和低并联电阻的recom-
修补以获得最佳性能。
模拟量输入
每个ADC内核包含一个全差分输入
（ AINP / AINN ， BINP / BINN ）的采样和保持上午
plifier （SHA） 。理想的满量程输入电压为1.45V ，
中心在0.535V的电压VCM所示
图29 。
为获得最佳性能，当模拟输入
看跌期权是差分驱动。共模输出
放电压（VCM） ，应采用适当的偏置
的输入端如图30到32 。
修订版0.5.1初步
第15页
