K7I643682M
K7I641882M
2Mx36 & 4Mx18 CIO DDRII SRAM B2
IEEE 1149.1测试访问端口和边界扫描- JTAG
本部分包括一个IEEE标准1149.1兼容的测试访问端口（TAP ） 。封装焊盘通过串行扫描监测
在测试模式下的电路时。这是在制造和系统诊断程序，支持连接测试。内部数据是不
驶出下JTAG控制SRAM的。在符合IEEE 1149.1的SRAM包含TAP控制器，指令稳压
存器，旁路寄存器和ID寄存器。 TAP控制器有一个标准的16 -状态机复位上电时的内部，
因此，不需要TRST信号。因此能够使用该设备，而无需利用在TAP 。要禁用TAP控制器无
与SRAM的正常操作接口， TCK必须连接到V
SS
排除中间电平输入。 TMS和TDI被设计成一个
未驱动的输入将产生相同的逻辑1的应用程序的响应，并且可被悬空。但它们也可以是
连接到V
DD
通过一个电阻。 TDO悬空。
JTAG框图
JTAG指令编码
IR2 IR1 IR0
0
0
0
0
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
指令
EXTEST
IDCODE
样品-Z
版权所有
样品
版权所有
版权所有
绕行
TDO输出
边界扫描寄存器
识别寄存器
边界扫描寄存器
不要使用
边界扫描寄存器
不要使用
不要使用
旁路寄存器
笔记
1
3
2
6
5
6
6
4
SRAM
CORE
1
1
1
TDI
绕过注册。
标识注册。
指令寄存器。
控制信号的
TDO
TMS
TCK
TAP控制器
记
:
1.地方的DQ在高阻为了考虑其他的采样所有输入数据
SRAM的投入。该指令是不是符合IEEE 1149.1标准。
2.学位的DQ在高阻为了考虑其他的采样所有输入数据
SRAM的投入。
3. TDI的采样作为一个输入到第一ID寄存器，以允许串行移位
的外部的TDI数据。
4.旁路寄存器初始化到V
SS
当BYPASS指令调用。该
旁路寄存器还拥有串行加载TDI退出移位DR时
状态。
5.示例说明，并不地方的DQ在高阻。
6.此指令留作将来使用。
TAP控制器状态图
1
0
测试逻辑复位
0
运行测试空闲
1
1
选择DR
0
捕捉DR
0
SHIFT DR
1
1
1
选择IR
0
捕捉红外
1
0
0
1
移位IR
1
退出1 IR
0
暂停IR
1
退出2 IR
1
更新IR
1
0
0
0
0
1
退出1 DR
0
暂停DR
1
退出2 DR
1
0
0
1
UPDATE DR
0
- 14 -
2005年08月
1.0版
