FM3808
FRAM存储器操作
存储阵列在逻辑上组织为32,768 X
8与上部16字节禁止和分配给
RTC和监事控制设置。这是
采用业界标准的SRAM型访问
并行接口。它几乎是相同的32Kx8
FM1808的功能。在存储器阵列
FM3808是通过其独特的内在非易失
铁电工艺。写入部分的所有数据
即时无延迟的非易失性。实用
在FRAM存储器的操作类似于SRAM的
类型的设备。之间的主要差异经营
FRAM的阵列和一个SRAM （除了非易失性
存储）是FM3808锁存的地址
坠落/ CE的优势。
会对之后的存储器操作没有影响
地址被锁存。
在FM3808将驱动数据总线时， / OE是
置为低电平。如果/ OE是内存后断言
访问时间已经被满足时，数据总线将是
驱动有效数据。如果/ OE是之前宣称
的存储器访问结束后，将数据总线将
不被驱动至有效数据是可用的。此功能
通过消除最大限度地减少电源电流的系统
瞬变因无效数据。当/ OE是无效的，
数据总线将保持三态的。
写操作
写操作发生在FM3808在相同的时间间隔
作为读取。该FM3808支持/ CE和/ WE
控制的写周期。在所有的情况下，地址是
锁存/ CE的下降沿。
在/ CE控制的写入时，/ WE信号被断言
开始前的存储周期。即， / WE为
当低/ CE下降。在这种情况下，该部分开始的
存储器周期作为写入。在FM3808会不会开车
数据总线无论/ OE的状态。
在/ WE控制写入，存储周期开始
在/ CE的下降沿。后/ WE信号下降
/ CE的下降沿。因此，存储器周期
开始是读。数据总线将被驱动
按/ OE ，直到状态/ WE下降。该
无论/ CE和/ WE控制的写周期的时序
在电气规格所示。
写访问数组后，异步开始
存储器周期开始。写访问
终止于/ WE或/ CE的上升沿，
以先到为准。数据建立时间，如图所示，在
电气规格，表示在区间
该数据之前写入的末端不能改变
访问。
不同于其他真正的非易失性存储器技术，
没有写延迟FRAM 。由于读
写底层的内存访问时间
同样，用户遇到通过没有延迟
总线。整个存储器操作发生在一个单一的
总线周期。因此，任何操作包括读或
可以写下面写立即发生。数据
投票站，与EEPROM与使用的技术
确定一个写操作完成，是不必要的。
预充电操作
预充电操作是一个内部条件
其中，所述存储器的状态准备一个新的
访问。所有的存储周期包括一个内存
访问和预充电。预充电的用户
通过取/ CE信号高或不活动引发。它
第15页27
用户访问每8 32752内存位置
通过并行接口的数据位。完整
15位地址指定的每32,768个字节
与众不同的是，与上16的位置分配给
报时功能。在内部，所述存储器阵列
被组织成的8Kb每个32块。 5 most-
显著地址线译码的32块之一。
此块分割对操作没有影响，
然而，用户可能希望向组数据分成块
通过其耐力的要求在后面解释的那样
部分。
接入和周期时间是相同的读出和
写内存操作。写立即发生
在没有延迟的访问结束。预充电
操作，在/ CE变为无效，是每一个的一部分
存储周期。因此不像SRAM ，存取和
循环时间是不相等的。
在FM3808设计的方式操作起来很
类似于其他的单字节宽的内存产品。对于用户
熟悉BBSRAM ，性能
但相媲美的单字节宽接口工作在一个
略微不同的方式，如下所述。为
用户熟悉的EEPROM ，明显的差异
从FRAM中的更高的写性能造成
技术，包括无延迟写入和多
更高的写入耐用性。
D
E
S
N N
E G
06
M传我
20
M E
t.
t 4005
O D用
ê P
恩米
C
S
CEM 8 + F
东西
y:
LA 0
Bu
EP 18
T N
e
吨声道FM
im
REC N：
N 2 O
t T
迪utio
F
as
没有太阳
L
LTE
A
na
r
te
读操作
读操作开始/ CE的下降沿。
此时，在地址位锁存和一
存储器周期开始。一旦开始，全
存储器周期将在内部完成，即使所述
/ CE是采取非活动状态。数据变为可用上
访问时间后总线已被满足。
在地址被锁存，地址值
在满足保持时间可以改变
参数。与SRAM ，改变地址值
修订版1.3 （ EOL ）
2006年2月
