2.引脚配置
2.1
PDIP / SOIC
RST / VPP
（RXD） P3.0
（TXD） P3.1
XTAL2
XTAL1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ TO ） P3.4
（T1）， P3.5
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
P1.7
P1.6
P1.5
P1.4
P1.3
P1.2
P1.1 （ AIN1 ）
P1.0 （ AIN0 ）
P3.7
3.框图
2
AT89C4051
1001E–MICRO–6/05
