初步的技术数据
非屏蔽中断（ NMI ） - NMI事件可以
由软件看门狗定时器或由NMI产生
输入信号到处理器。 NMI事件经常
用作断电指示，有序地关断模式
关闭系统的。
例外 - 事件发生同步到程序
流量（除采取之前的指令是
允许完成） 。条件，例如数据对准
违规和未定义指令引起的异常。
中断 - 的程序执行异步发生事件
流动。它们是由输入引脚，定时器和其它引起的
外围设备，以及通过软件指令。
每个事件类型都有一个相关的寄存器来保存返回
地址和相关联的返回的从事件指令。当
一个事件被触发时，处理器的状态被保存在
管理员堆栈。
在ADSP - BF538 / ADSP- BF538F处理器的事件控制器
包括两个阶段，内核事件控制器（ CEC）和
系统中断控制器（ SIC ） 。内核事件控制器
工程与系统中断控制器的优先次序和反对
控制所有系统事件。从概念上讲，从中断
外设进入到SIC ，然后被直接路由到
与CEC的通用中断。
ADSP-BF538/ADSP-BF538F
支持处理器的外设。
表2
描述
投入到CEC ，确定在事件矢量他们的名字
表（ EVT ） ，并列出它们的优先级。
系统中断控制器（ SIC ）
该系统中断控制器（ SIC0 ， SIC1 ）提供的地图绘制
ping和事件路由从众多外设中断
源的优先级的通用中断输入
在CEC 。虽然ADSP - BF538 / ADSP- BF538F处理器
提供一个默认映射，用户可以改变该映射和
中断事件写入相应的值优先
进入中断分配寄存器（ IAR ） 。
表3
描述
输入到所述的LPU和默认映射到CEC 。
表3.系统与核心事件映射
事件源
PLL唤醒中断
DMA控制器0错误
DMA控制器1错误
PPI错误中断
SPORT0错误中断
SPORT1错误中断
SPORT2错误中断
SPORT3错误中断
SPI0错误中断
SPI1错误中断
SPI2错误中断
UART0错误中断
UART1错误中断
UART2错误中断
CAN错误中断
实时时钟中断
DMA0中断（ PPI ）
DMA1中断（ SPORT0 RX ）
DMA2中断（ SPORT0 TX ）
DMA3中断（ SPORT1 RX ）
DMA4中断（ SPORT1 TX ）
DMA8中断（ SPORT2 RX ）
DMA9中断（ SPORT2 TX ）
DMA10中断（ SPORT3 RX ）
DMA11中断（ SPORT3 TX ）
DMA5中断（ SPI0 ）
DMA14中断（ SPI1 ）
DMA15中断（ SPI2 ）
DMA6中断（ UART0 RX ）
DMA7中断（ UART0 TX ）
DMA16中断（ UART1 RX ）
DMA17中断（ UART1 TX ）
CORE
活动名称
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG7
IVG8
IVG8
IVG9
IVG9
IVG9
IVG9
IVG9
IVG9
IVG9
IVG9
IVG10
IVG10
IVG10
IVG10
IVG10
IVG10
IVG10
内核事件控制器（ CEC ）
表2.内核事件控制器（ CEC ）
优先
（ 0为最高）
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
事件类
仿真/测试控制
RESET
不可屏蔽中断
EXCEPTION
版权所有
硬件错误
内核定时器
通用中断7
通用中断8
通用中断9
通用中断10
通用中断11
通用中断12
通用中断13
通用中断14
通用中断15
EVT入口
动车组
RST
NMI
EVX
—
IVHW
IVTMR
IVG7
IVG8
IVG9
IVG10
IVG11
IVG12
IVG13
IVG14
IVG15
在CEC支持9个通用中断（ IVG15-7）
除了专用的中断和异常事件。的
这些通用中断，两个优先级最低的接口
中断产生（ IVG15-14 ）建议将被保留用于软件
中断处理程序，剩下的7个优先级的中断输入
牧师珠三角|
第7页共56 |
2006年5月
