FIN24C的μSerDes 低电压24位双向串行器/解串器
注意事项：
4.典型值给出了V
DD
= 2.775V和T
A
= 25°C 。正电流值是指流过的电流成
设备和负值是指电流流出引脚。电压以地为参考，除非另有
指定（除
ΔV
OD
和V
OD
).
5.斜度是从任一的上升或下降沿CKSO时钟边沿到数据的上升沿或下降沿（ DSO）的测定。
信号边沿对齐。两个输出端应具有相同的负载条件下这种测试是有效的。
6.掉电时是CKREF频率的函数之前CKREF被停止HIGH或LOW和
的S1 / S2模式引脚的状态。被禁用所需的PLL时钟周期的特定数目的变化的基础
关于该装置的工作模式。
7.信号从串行源同步传输。在一些情况下，数据被发送时的时钟
保持在高状态。歪斜应该仅当数据和时钟转换的同时进行测量。总
测得的输入偏移是输出偏移的从串行器，负荷变化，以及符号间干扰和抖动效应的组合。
CKP 8.上升沿CKP输出的下降沿出现后约13位时代。 CKP的下降沿
发生数据转换或CSKO的第一个下降沿后6位的时间后，大约8位的时间。变异
相对于所述曲轴位置信号中的数据是由于数据和CKP路径的内部传播延迟差
和对各种数据引脚传播延迟的差异。如果CKREF不等于选通串行器，
曲轴位置信号不保持一个占空比为50％ 。曲轴位置低时间保持13位时代。
控制逻辑时序控制
符号
t
PHL_DIR
,
t
PLH_DIR
参数
传播延迟
DIRI到DIRO
测试条件
DIRI低到高或高到低
DIRI低到高
DIRI HIGH到LOW
分钟。典型值。马克斯。单位
17.0
25.0
25.0
25.0
2.0
25.0
65.0
ns
ns
ns
ns
s
ns
ns
t
PLZ
, t
PHZ
传播延迟
DIRI到DP
t
PZL
, t
PZH
传播延迟
DIRI到DP
t
PLZ
, t
PHZ
解串器禁用时间： DIRI = 0 ，
S0和S1到DP
S 1 （2）= 0和S 2 （1）=低到高，如图30
t
PZL
, t
PZH
解串器启用时间：
S0和S1到DP
t
PLZ
, t
PHZ
串行禁止时间：
S0和S1到CKSO ， DS
t
PZL
, t
PZH
串行启用时间：
S0和S1到CKSO ， DS
DIRI = 0，
(10)
S 1 （2）= 0和S 2 （1）=低到高，如图30
DIRI = 1，
S 1 （2）= 0和S 2 （1） = HIGH到LOW时，图28中
DIRI = 1，
S 1 （2）和S 2 （1）=低到高，如图28
注意：
9.解串器，使能时间，包括所需的时间内的电压和电流的参考，以稳定的量。
这个时间是显著小于PLL锁定时，不会影响整个系统的启动时间。
电容
符号
C
IN
C
IO
C
IO- DIFF
参数
只有输入信号的电容量，
CKREF ，频闪， S1 ， S2 ， DIRI
并行端口引脚的电容
DP [ 1:12 ]
的差分I / O信号的电容
测试条件
DIRI = 1， S1 = S2 = 0 ，
V
DDP
= 2.5V
DIRI = 1， S1 = S2 = 0 ，
V
DDP
= 2.5V
DIRI = 0， S 1 = S 2 = 0，
V
DDP
= 2.775V
分钟。
典型值。
2.0
2.0
2.0
MAX 。单位
pF
pF
pF
2005仙童半导体公司
FIN24C版本1.0.2
www.fairchildsemi.com
17
