www.ti.com
UCC3882/-1
SLUS294A - 1999年3月 - 修订2005年10月
COMP ：
该引脚电压误差放大器的输出
电压。系统电压补偿网络是
COMP和VFB之间。 1.37 V夹
上面的命令用于强制电源
进入电流限制模式下，当输出短路
短路。请参见应用部分
编程电流限制。
命令：
该引脚为5比特的输出
数字到模拟（DAC）转换器，并且是
非反相电压误差放大器的输入端。该
电压此引脚设定开关稳压器的输出
电压。该命令电压由DAC设置
输入引脚D0 D4 ，根据表1中。
命令源阻抗通常1.2 kΩ和
如果必须开车，因此只有高阻抗输入
精度要保持。旁路指令
用0.01
F,
低ESR ，低ESL电容最好
电路的抗干扰能力。
CT ：
该引脚用于RT编程的内部
脉宽调制振荡器频率。使用高品质
电容器的最佳振荡器的精度。见
应用部分编程oscillator.a
D0-D4:
这些都为数字输入控制码
该DAC （见
表1）。
该DAC包括两个
范围由D4和D0表示至少设置
显著位（LSB）和维生素D3 ，最显著位
（MSB）。阿位被设置为低通过连接到GND ;一
位被设置为高浮，或者将其连接到一个5伏
源。每个控制端子被上拉至约
5V通过一个内部上拉up.i
恩：
该输入用于禁用GATEHI和
GATELO输出，导致禁用输出
供应量。 EN拉至GND导致GATEHI和
GATELO输出保持低电平，而浮针
或向上拉至5V确保正常操作。 EN为
在内部上拉到5V 。
GATEHI ：
该输出提供一个低阻抗
图腾柱驱动器来驱动高侧外部
MOSFET。该引脚与之间的串联电阻
外部MOSFET的栅极推荐
防止栅极驱动振铃和过冲。良好的布局
技术应该被用来防止GATEHI从
振铃超过以下PGND 0.3V 。该VDRVHI
引脚为GATEHI引脚的电源。 GATEHI
在UVLO和过压条件被禁用。
对于3882 ， GATEHI也将被禁用时，
指令电压为1.3 V之间设定
和1.75伏时，或在D0 D4的标签都是逻辑
较高的水平，表明没有处理器存在。
GATELO ：
该输出提供一个低阻抗
图腾柱驱动器来驱动低端同步
外部MOSFET 。该引脚之间的串联电阻
和外部MOSFET的栅极是
建议，以防止栅极驱动振铃和
过冲。好的布线技术应该用于
防止GATELO振铃超过0.3 V以下
保护地。该VDRVLO引脚提供电源
GATELO 。 UVLO期间GATELO被禁用
条件。对于3882 ， GATELO也将被禁用
当命令电压编程
在1.3 V和1.75伏时，或在D0 D4的销
都是逻辑高电平，表示没有处理器
目前。
GND ：
该设备的参考地。所有电压，
除栅极电压，是
相对于GND测量。旁路电容
VIN ， VREF ， VSNS和命令应该是
直接连接到邻近接地的接地平面。
IS-IS ：
该管脚为反相输入到电流
读出放大器，并连接到低压侧
平均电流检测电阻器。
IS + ：
该引脚为同相输入到电流
读出放大器和被连接到高压侧
平均电流检测电阻器。
ISOUT ：
该引脚的电流检测输出
放大器。该引脚上的电压等于
通过检测电阻乘以16和电压
由指令电压偏置了。这个电压是
采用平均电流模式控制和
电流限制。
地线：
该引脚提供了一个专用的接地为
输出栅极驱动器。 GND和PGND引脚应
可以用很短的印刷电路板走线外部连接
或飞机。脱钩VDRVHI和VDRVLO至PGND
有至少0.1的低ESR电容器
F.
PWRGD ：
该引脚为开漏输出，是
驱动为低电平时，复位微处理器VSNS
上升到高于或下降到低于其标称值由9％。
在对漏极开路开关的电阻将不
高于470
.
此输出应拉至
一逻辑电平电压，并应被编程为
沉1mA以下。
RT ：
该引脚用于CT编程的内部
脉宽调制振荡器频率。它也被用于编程
外部MOSFET的导通之间的延迟时间
通和关断周期，从而消除了交叉
导这些MOSFET的。请参阅应用
部，用于编程振荡器和
控制交叉传导。
VDRVHI ：
该引脚供电的高压侧
输出驱动器， GATEHI 。连接VDRVHI至18V
对于电源转换12VDC或更低来源
到较低的电压，并且向一个12V源系统
对于电源转换5VDC 。该引脚应
使用低ESR直接旁路到地线
电容。
5
