74VHC4046
详细的电路描述
（续）
图2.逻辑图进行相位比较器I和通用输入电路的所有三个比较
图3.典型相比较一，波形
因此，在正常操作V
CC
和地电压电平
被馈送到环路滤波器。这不同于一些相
检测器，提供一个电流输出到环路滤波器
这应该在设计中加以考虑。 （该CD4046
还提供了一个电压）。
图4
显示所有三个比较器的状态表。
相比较我
该比较器是类似于简单的XOR门
74HC86 ，其操作类似于一个过载的天平
高级调制器。为了最大限度地锁定范围的输入频率
quencies必须有50 ％的占空比。典型的输入和
输出波形示于
网络连接gure 3 。
的输出
鉴相器的反馈环路滤波器的平均输出
把电压。频率范围在其上PLL会
锁定如果最初失锁状态被定义为捕获
范围内。捕捉范围为鉴相器我依赖
环路滤波器使用。捕获范围可以是如
大锁定范围，其等于VCO的频
昆西范围。
怎么看探测器工作参考
网络连接gure 3 。
当
两个方波输入施加到该比较器，一个
输出波形的占空比是依赖于
这两个信号的结果之间的相位差。作为
相位差增加输出占空比增大
和之后的环路滤波器的电压增大。因此，为了
实现锁定时，PLL的输入频率增加时
VCO的输入电压必须增加和相位differ-
在比较器之间ENCE和信号中将会增加。在
输入频率等于F
民
中，VCO的输入为0V和
这需要相位检波器的输出可以因此接地
两个输入信号必须是同相的。当输入频率
昆西为f
最大
然后VCO的输入必须为V
CC
和
鉴相器的输入必须是180
°
异相。
异或更容易受到锁定到的谐波
比数字相位检测器第二输入信号。这可以
通过注意到一个信号对VCO 2倍可见频
昆西结果在相同的输出占空比的信号
等于VCO频率。所不同的是，该输出
第2f例的频率是两倍于其他应试的
PLE 。环路滤波器和压控振荡器的范围应该被设计
防止锁定在谐波。
相比较二
这种检测器是一个数字存储器网络。它包括四个
触发器和一些门控逻辑电路，一个三态输出端和一个
相位脉冲输出中，如图
图5中。
该比较器
仅作用于输入信号的正边缘和是
因此，独立的信号的占空比。
相位比较器II工作在这样一种方式，以强制
PLL锁定到与VCO的0相位差
输出和输入的信号正波形边缘。
图 -
URE 6
显示了一些典型的循环波形。首先假设
该信号输入相位超前于比较器输入。
这意味着， VCO的频率必须提高到
将其领先优势进入正确的相位对齐。从而
相位检测器第二输出被设定为高电平。这将导致
环路滤波器充电， VCO输入增大VCO的
频率。一旦比较器的输入的前缘
检测器的输出变为三国有控股的VCO
输入的环路滤波器的电压。如果VCO仍然落后于显
纳尔则相位检测器将再次充电至VCO的
输入两个波形的前沿之间的时间
形式。
www.fairchildsemi.com
10
