S1D15605系列
串行接口
当串行接口已被选择（ P / S =
LOW ），那么当芯片处于活动状态（ CS1 = LOW
和CS 2 =高）的串行数据输入（SI）和串行的
时钟输入端（SCL）可被接收。该串行数据是
从串行数据输入管脚中的上升沿读
通过D0串行时钟D7 ， D6 ，在这个秩序。这
数据是在上升沿转换为8位并行数据
对于该处理的第八串行时钟。
时，A0输入用于确定是否将串行
数据输入是显示数据或命令的数据;当A0 =
高电平时，数据是显示数据，并且当A 0 =低
然后该数据是命令数据。时，A0输入被读出并
用于将串行的检测每第八个上升沿
该芯片后，时钟被激活。
图1是一个串行接口的信号流程图。
CS1
CS2
SI
SCL
1
2
3
4
5
6
7
8
9
10
11
12
13
14
D7
D6
D5
D4
D3
D2
D1
D0
D7
D6
D5
D4
D3
D2
A0
图1
*当芯片处于非活动状态时，移位寄存器和计数器被复位到它们的初始状态。
*阅读是不可能的，而在串行接口模式。
*注意必须在SCL信号，当涉及到行尾反射和外部噪声。我们建议
操作重新检查实际设备。
片选
该S1D15605系列芯片有两个片选
终端： CS1和CS2 。 MPU接口或
串行接口使能，只有当CS1 = LOW和
CS2 = HIGH 。
当芯片选择是无效的， D0到D7进入高
阻抗状态，并且A0 ，RD和WR输入是
无效。当选择了串行接口，所述换档
寄存器和计数器被复位。
访问显示数据RAM和
内部寄存器
以更高的速度传输数据，因为MPU保证
是必需的，以满足循环时间（
t
CYC
）的要求
独自一人在访问S1D15605系列。等待的时间可能
不予考虑。
并且，在S1D15605系列芯片，每一次数据是
从MPU送出，间型流水线处理的
的LSI是通过连接于所述总线保持器进行
内部数据总线。
例如，当MPU将数据写入到所述显示
数据RAM中，一旦数据被存储在所述总线保持器，然后
它被写入到显示数据RAM中的下一个数据之前
写周期。此外，主控板时读取显示
数据RAM中，第一数据读取周期（虚设）存储
在总线保持器读出的数据，然后将数据从读
总线保持器至系统总线的下一个数据的读
周期。
是有一定限制的的读取顺序
显示数据RAM 。请注意的是数据
指定的地址没有被读出的指令生成
地址设置完成后立即发出。这个数据是
在读的第二次数据生成的。因此，一个
虚拟读取时需要使用的地址设置或
写周期的操作进行的。
此关系示于图2中。
2.4A版本
爱普生
8–25
