MC100EP196
表2.控制引脚
针
EN
状态
低（注3）
高
LEN
低（注3）
高
SETMIN
低（注3）
高
SETMAX
低（注3）
高
D10
低
高
功能
输入信号被传播到输出
输出保持逻辑低状态
透明或LOAD模式出现在D [ 0:10 ]实时延迟值。
锁和HOLD模式对D-延迟值[ 0:10 ] D上进一步修改[ 0:10 ]
不承认，不影响延迟。
输出延迟为D集[ 0:10 ]
设置最小输出延迟
输出延迟为D集[ 0:10 ]
设定最大输出延迟
CASCADE输出低电平， CASCADE输出高电平
CASCADE输出低电平， CASCADE输出高电平
3.内部下拉电阻器将提供一个逻辑低电平，如果引脚悬空。
表3.控制D [ 0:10 ]接口
针
状态
V
EF
引脚（注4 ）
无连接
1.5 V
$
100毫伏
ECL模式
LVCMOS模式
LVTTL模式（注5 ）
功能
V
CF
V
CF
V
CF
4.短V
CF
（引脚8）和V
EF
（引脚7 ） 。
5.当LVTTL模式下运行，参考电压可以通过连接一个外部电阻，R提供
CF
（建议电阻值
是2.2千瓦
$5%),
V之间
CF
和V
EE
销。
表4.数据输入允许的工作电压方式表
控制数据选择输入引脚（ D [ 0:10 ] ）
电源
PECL模式经营范围
NECL模式经营范围
LVCMOS
是的
不适用
LVTTL
是的
不适用
LVPECL
是的
不适用
LVNECL
不适用
是的
http://onsemi.com
4
