位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1232页 > CRD44600-PH-FB > CRD44600-PH-FB PDF资料 > CRD44600-PH-FB PDF资料1第51页
CS44800
7.3
时钟配置和电源控制（地址02H ）
4
PWM_MCLK_DIV1
3
2
1
0
PWM_MCLK_DIV0 PDN_XTAL PDN_OUTPUT_MODE PDN
7
6
5
EN_SYS_CLK SYS_CLK_DIV1 SYS_CLK_DIV0
7.3.1
启用SYS_CLK输出（ EN_SYS_CLK ）
默认值= 1
功能：
该位使能的驱动程序SYS_CLK信号。如果SYS_CLK输出为未使用的，这一点应该是
设置为' 0'B禁用驱动程序。
7.3.2
SYS_CLK时钟分频器设置（ SYS_CLK_DIV [ 1 ： 0 ] ）
默认值= 00
功能：
这两个位确定分频器的XTAL时钟信号，用于产生所述SYS_CLK信号。中
复位条件，以保持低的RST输入管脚，在静音输入引脚的逻辑电平将确定
分频器用于SYS_CLK输出。如果MUTE被拉低时， SYS_CLK分频器将被设置为分
在XTI时钟频率的1倍。如果MUTE管脚拉高，则SYS_CLK输出将
置上的XTI时钟进行分频2 。静音引脚的状态将在上升沿锁存
的RST 。静音管脚可以被用来作为限定。
SYS_CLK_DIV [1 ：0]的
00
01
10
11
SYS_CLK时钟分频器
使用静音输入引脚RST如下状态
条件
除以2
除以4
除以8
7.3.3
PWM主控时钟分频器设置（ PWM_MCLK_DIV [ 1 ： 0 ] ）
默认值= 00
功能：
这两个位确定分频器的XTAL时钟信号，用于产生所述PWM_MCLK信号。
PWM_MCLK_DIV [1 ：0]的
00
01
10
11
PWM主控时钟
分频器
除以1
除以2
除以4
除以8
7.3.4
掉电XTAL （ PDN_XTAL ）
默认值= 0
0 - 晶体振荡器电路运行。
1 - 晶体振荡器电路断电。
功能：
该位用于向下时不被使用来驱动晶体振荡器电路。当使用一个时钟
连接到XTI输入信号，此位应设置为“ 1'B 。
DS632F1
51
