位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1232页 > CRD44600-PH-FB > CRD44600-PH-FB PDF资料 > CRD44600-PH-FB PDF资料1第29页
CS44800
4.4.1.3
右对齐数据格式
在右对齐格式，数据被接收最显著位的第一和用最少显著位预
sented上DAI_LRCK过渡之前的最后DAI_SCLK和是上的上升沿有效
DAI_SCLK 。为右对齐格式，左声道的数据出现时DAI_LRCK是高和
右声道的数据出现时DAI_LRCK低。无论每个样本16位或每SAM- 24位
的PLE都支持。
DAI_LRCK
左声道
右声道
DAI_SCLK
DAI_SDINx
15 14 13 12 11 10
9
8
7
6
5
4
3
2
1
0
15 14 13 12 11 10 9
8
7
6
5
4
3
2
1
0
右对齐模式，数据有效的DAI_SCLK的上升沿
比特/样本
16
24
SCLK率（ S）
32，48， 64 ，128， 256 Fs的
48 ， 64 ，128， 256 Fs的
图19.右对齐串行音频格式
4.4.1.4
一号线模式＃ 1
在同一行模式＃ 1格式，数据接收第一个最显著位上的第一DAI_SCLK后
DAI_LRCK过渡并且是DAI_SCLK的上升沿有效。 DAI_SCLK必须在128Fs操作
率。 DAI_LRCK标识一个新帧的开始，并且等于采样周期。 DAI_LRCK被采样
PLED是有效的在同一个时钟边缘为所述第一数据样本的最显著位，并且必须保持
高64 DAI_SCLK时期。每个时隙由20位构成，用有效数据样本左对齐内
时隙。的有效数据长度为16，18或20位。有效样本率这种模式下为32 kHz至
96千赫。
64脉冲CLKs
DAI_LRCK
DAI_SCLK
DAI_SDIN1
最高位
LSB MSB
LSB MSB
最低位
最高位
LSB MSB
64脉冲CLKs
左声道
右声道
LSB MSB
最低位
最高位
PWMOUTA1
20 CLKS
DAI_SDIN4
最高位
最低位
PWMOUTA2
20 CLKS
PWMOUTA3
20 CLKS
PWMOUTB1
20 CLKS
最高位
最低位
PWMOUTB2
20 CLKS
PWMOUTB3
20 CLKS
最高位
PWMOUTA4
20 CLKS
PWMOUTB4
20 CLKS
图20.一条线模式＃ 1串行音频格式
DS632F1
29
