位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1232页 > CRD44600-PH-FB > CRD44600-PH-FB PDF资料 > CRD44600-PH-FB PDF资料3第13页
CS44600
开关特性 - 戴接口
（ VD = 2.5 V ， VDX = VDP = VLC = 3.3 V ， VLS = 2.5 V至5.0 V ;输入：逻辑0 = GND ，逻辑1 = VLS ）
参数
RST引脚低电平脉冲宽度
DAI_MCLK占空比
DAI_SCLK占空比
DAI_LRCK占空比
戴采样率
DAI_SDIN设置时间DAI_SCLK上升沿之前
DAI_SDIN保持时间DAI_SCLK上升沿之后
DAI_SCLK高时间
DAI_SCLK低电平时间
DAI_LRCK设置时间DAI_SCLK上升沿之前
DAI_SCLK上升沿DAI_LRCK沿之前
（注17 ）
F
s
t
ds
t
dh
t
SCKH
t
SCKL
t
lrcks
t
lrckd
（注15 ）
（注16 ）
符号
民
1
40
45
45
32
10
10
20
20
25
25
最大
-
60
55
55
192
-
-
-
-
-
-
单位
ms
%
%
%
千赫
ns
ns
ns
ns
ns
ns
15.通电后， CS44600 ， RST应保持低电平直到电源和时钟设定
TLED 。
16.见
表1第26页
对于建议的MCLK频率。
17.戴最大采样率为96 kHz的操作的一号线和TDM模式。
D A I_ L R C k的
吨LRC杀敌
吨lrcks
t
s CK
tSCKL
DAI_LRCK
（输入）
吨lrcks
DAI_SCLK
（输入）
吨DS
吨DH
最高位
MSB-1
吨lrckd
t
lrcks
t
SCKH
吨SCKL
D A I_ S·C L·K
D A I_ S.D。 x中
DAI_SDIN1
吨DS
吨DH
图6.串行音频接口时序
图7.串行音频接口时序 - TDM模式
DS633F1
13
