图30-8 。
外部存储器时序（ SRWn1 = 0 ， SRWn0 = 1 ）
T1
T2
T3
T4
T5
系统时钟（CLK
中央处理器
)
1
ALE
4
7
地址
15
2
3a
XX
13
A15:8
上一个。地址。
6
16
14
WR
3b
9
数据
10
8
12
11
DA7 ：0（ XMBK = 0）的
地址
5
RD
图30-9 。
外部存储器时序（ SRWn1 = 1 ， SRWn0 = 0 ）
T1
T2
T3
T4
T5
T6
系统时钟（CLK
中央处理器
)
1
ALE
4
7
地址
15
2
3a
XX
13
写
A15:8
上一个。地址。
DA7 ： 0
上一个。数据
地址
6
数据
16
14
WR
3b
9
数据
10
8
12
读
11
DA7 ：0（ XMBK = 0）的
地址
5
RD
412
AT90USB64/128
7593A–AVR–02/06
读
写
DA7 ： 0
上一个。数据
地址
数据
