5.5.4
上拉和总线保持
在AD7上拉：如果相应的端口寄存器写入0端口可能被激活
1 。以减少睡眠模式下的功耗，则建议通过禁用上拉
写端口寄存器为零进入睡眠之前。
该XMEM接口还提供了总线保持在AD7 ： 0的行。巴士老板可以显示
体健和如描述于软件使能
“外部存储器控制寄存器B - XMCRB ”
第35页。
当启用时，该总线门将将继续在AD7以前的值： 0 ，而公交车
这些线是三态的XMEM接口。
5.5.5
定时
外部存储设备具有不同的时序要求。为了满足这些要求，则
XMEM接口提供了四个不同的等待状态，如图
表5-5 。
它CON组是非常重要的
选择等待状态之前Sider的外部存储器器件的时序要求。该
最重要的参数是相对于所述的建立对外部存储器的存取时间
要求。对外部存储器的存取时间被定义为在时间接收来自
片选/地址信号直到这个地址的数据实际上是驱动总线上。访问
时间不能大于ALE脉冲时，必须置为低电平时，直到数据稳定
读序列（见T
LLRL
+ t
RLRH
- t
DVRH
表30-6通过408页表30-13 -
411）。不同的等待状态设置软件。作为附加的功能，所以能够
划分的外部存储空间两个部门与个人的等待状态设置。这使得有
可以用不同的定时要求，两个不同的存储设备连接到同一
XMEM接口。对于XMEM接口时序的详细信息，请参阅表30-6至表
30-13和
图30-7
to
图30-10
在
“外部数据存储器时序” 408页。
需要注意的是XMEM接口是异步的，在以下附图中，该波形
都与内部系统时钟。内部和外部时钟之间的偏移
（XTAL1 ）不guarantied （设备温度，和电源电压之间变化） 。形成机制
吸收的敷料，该XMEM接口不适合于同步操作。
图5-6 。
外部数据存储器周期无等待状态（ SRWn1 = 0和SRWn0 = 0 ）
T1
T2
T3
T4
系统时钟（CLK
中央处理器
)
ALE
A15:8
上一个。地址。
地址
写
DA7 ： 0
上一个。数据
地址
XX
数据
WR
DA7 ：0（ XMBK = 0）的
上一个。数据
地址
数据
读
DA7 ：0（ XMBK = 1）
上一个。数据
地址
数据
RD
注意：
1. SRWn1 = SRW11 （上界）或SRW01 （下级部门） ， SRWn0 = SRW10 （上界） ，或
SRW00 （较低的部门） 。在ALE脉冲T4只出现在下一个指令
访问RAM（内部或外部） 。
32
AT90USB64/128
7593D–AVR–07/06
