地址实际上是驱动总线上。访问时间无法从ALE超过时间
脉冲必须在读出时序被拉低到数据稳定（见T
LLRL
+ t
RLRH
- t
DVRH
表26-7至表26-14 ） 。不同的等待状态设置软件。作为一个
附加的功能，也能够划分外部存储器空间中的两个扇区与individ-
UAL等待状态设置。这使得有可能与连接两个不同的存储器设备
不同的定时要求，以相同的XMEM接口。对于XMEM接口时序的详细信息，
请参考表26-7通过表26-14和
图26-6
to
图26-9
在
外部
数据存储器特性“ 374页。
需要注意的是XMEM接口是异步的，在以下附图中，该波形
都与内部系统时钟。内部和外部时钟之间的偏移
（XTAL1 ）不guarantied （设备温度，和电源电压之间变化） 。形成机制
吸收的敷料，该XMEM接口不适合于同步操作。
图4-6 。
外部数据存储器周期无等待状态（ SRWn1 = 0和SRWn0 = 0 ）
(1)
T1
T2
T3
T4
系统时钟（CLK
中央处理器
)
ALE
A15:8
上一个。地址。
地址
DA7 ： 0
上一个。数据
地址
XX
数据
WR
DA7 ：0（ XMBK = 0）的
上一个。数据
地址
数据
DA7 ：0（ XMBK = 1）
上一个。数据
地址
XXXXX
数据
XXXXXXXX
RD
注意：
1. SRWn1 = SRW11 （上界）或SRW01 （下级部门） ， SRWn0 = SRW10 （上界） ，或
SRW00 （较低的部门） 。在ALE脉冲T4只出现在下一个指令
访问RAM（内部或外部） 。
图4-7 。
外部数据存储器访问周期与SRWn1 = 0和SRWn0 = 1
(1)
T1
T2
T3
T4
T5
系统时钟（CLK
中央处理器
)
ALE
A15:8
上一个。地址。
地址
写
DA7 ： 0
上一个。数据
地址
XX
数据
WR
DA7 ：0（ XMBK = 0）的
上一个。数据
地址
数据
读
DA7 ：0（ XMBK = 1）
上一个。数据
地址
数据
RD
30
AT90CAN32/64/128
7679C–CAN–01/07
读
写
