LTC2450-1
应用信息
CS
SD0
D
15
D
14
D
13
D
12
D
2
D
1
D
0
SCK
CLK
1
兑换
睡觉
我低
CC
CLK
2
CLK
3
CLK
4
CLK
14
CLK
15
CLK
16
兑换
24501 F07
数据输出
图7.空闲低（ CPOL = 0 ）时钟。
C
S触发新的转换
CS
SD0
D
15
D
14
D
13
D
12
D
2
D
1
D
0
SCK
CLK
1
兑换
睡觉
我低
CC
CLK
2
CLK
3
CLK
4
CLK
14
CLK
15
CLK
16
兑换
24501 F08
数据输出
图8.空闲低（ CPOL = 0 ）时钟。第16个SCK下降沿触发新的转换
使用中止循环的例子
CS
对于一些应用，用户可能希望以中止I / O的
周期，并开始一个新的转换。如果LTC2450-1是
该数据输出状态，一
CS
上升沿清除剩余
从存储器的数据位，中止输出周期和触发器
新的转换。图9示出异常终止的一个例子
一个I / O与高电平空闲（ CPOL = 1）和图10示出
例如中止的I / O闲置低（ CPOL = 0 ）的。
新的转换周期可以使用被触发
CS
信号，而不必产生任何串行时钟脉冲
如图11所示。如果SCK被保持在低
逻辑电平，一个转换周期结束后，一个新的
转换操作可以通过拉动触发
CS
低
再高。当
CS
被拉低（ CS = LOW ） ， SDO
将输出结果的最显着的位（ D15 ）
刚刚完成的转换。而低逻辑电平是
保持在SCK引脚和
CS
随后拉高
（ CS =高）结果的其余15位（ D14 ： D0 ）
被丢弃，新的转换周期开始。
继中止I / O ，额外的时钟脉冲，
CONVERT状态下是可以接受的，但过度的信号转录
在SCK位数有可能对ADC产生噪声
在转换过程中，因而可带负在佛罗里达州uence
转换精度。
24501fb
11
