三菱的LSI

M5M4V4265CJ,TP-5,-6,-7,-5S,-6S,-7S

EDO （ HYPER PAGE ） MODE 4194304 - BIT （ 262144 - WORD 16 - BIT）动态RAM

读/写操作时2.突发刷新

（ A）时序图

READ / WRITE

自刷新

READ / WRITE

t

NSB

t

RASS

≥100s

t

SNB

RAS

第一次

刷新周期

刷新周期

511次

刷新周期

511次

LAST

刷新周期

表3

读/写周期

CBR爆

刷新

只有RAS

突发刷新

READ / WRITE

自刷新

t

NSB

≤8.2ms

自刷新

READ / WRITE

t

SNB

≤8.2ms

t

NSB

+t

SNB

≤8.2ms

（二）突发刷新的定义

8.2ms

RAS

刷新周期

512次

读/写周期

的CBR突发刷新定义

在CBR突发刷新执行超过512连续

在8.2毫秒CBR循环。

RAS的定义只爆刷新

九行地址信号的所有组合（A

0~

A

8

）是

在512连续RAS只选择了刷新周期

在8.2毫秒。

2.1 CBR突发刷新

从读/写操作切换到自刷新操作。

在时间间隔t

NSB

从RAS的下降沿信号在

第一CBR刷新过程中读/写操作期间向所述循环

落下的RAS信号的边缘处的自刷新操作的开始

应在8.2毫秒的设置。

从自刷新操作切换到读/写操作。

在时间间隔t

SNB

从RAS信号在上升沿

的自刷新操作结束到RAS信号的下降沿

最后CBR刷新过程中的读/写操作期间周期

应在8.2毫秒的设置。

2.2 RAS只刷新爆

从读/写操作切换到自刷新操作。

从RAS的下降沿的时间间隔在所述第一信号

RAS只在读/写操作期间刷新周期

到RAS信号中的自刷新开始时的下降沿

操作时应T内设置

NSB

（见表3）。

从自刷新操作切换到读/写操作。

从RAS信号在最后的上升沿的时间间隔

的自刷新操作的RAS的下降沿信号在

最后RAS只在读/写操作期间刷新周期

应内吨设置

SNB

（见表3）。

31

M5M4V4265CJ ， TP - 5 ， -5S ：正在开发中