连接到SPI总线
M95160, M95080
3
连接到SPI总线
这些器件的SPI协议完全兼容。
所有指令，地址和输入数据字节被移位到所述装置中，最显著
位在前。串行数据输入（D ）进行采样串行时钟的第一个上升沿（ C）
后片选（ S）变低。
所有的输出数据字节被移出设备，最显著位第一。串行数据
输出（Q）被锁存串行时钟（ C）的指令后的第一个下降沿（例如
作为从内存中读取阵列和读状态寄存器指令）已经被计时
到器件中。
图4中。
显示了三个设备，连接到MCU ，在SPI总线。只有一个设备是
一次选择，那么只有一个设备驱动的串行数据输出（ Q）的线的时间，所有的
其余为高阻抗。
图4中。
SPI总线上总线主机和存储设备
V
SS
V
CC
R
SDO
SPI接口与
（ CPOL ， CPHA ） =
（0 ，0）或（1， 1）
SDI
SCK
Q D
SPI总线主控器
R
CS3
CS2 CS1
S
W
HOLD
S
W
HOLD
S
W
HOLD
SPI存储器
设备
V
CC
V
SS
R
SPI存储器
设备
Q D
V
CC
V
SS
R
SPI存储器
设备
Q D
V
CC
V
SS
AI12836b
1.写保护（ W）和保持（ HOLD ）的信号应该是驱动的高或低为宜。
图4
示出了连接到MCU上的SPI总线3存储器装置的一个例子。
只有一个存储器设备中的一个时间，所以只有一个存储器装置驱动所述串行
数据输出（Q）线的时间，其他的存储器器件是高阻抗。
上拉电阻R （代表中
图4）
确保设备未如果所选
总线主叶高阻抗状态的S line 。
在应用中，总线主站可以是一个国家，所有的输入/输出SPI总线是
同时高阻抗（例如，如果总线主机时的复位
传输的指令） ，时钟线（C）的必须连接到外部上拉
下拉电阻，这样，如果所有的输入/输出成为高阻抗，相对于C线拉低
（而S线被拉到高电平） ：这样确保了S和C不成为高在同一
时间，所以，该吨
SHCH
要求得到满足。 R的典型值为100 kΩ的。
10/45
