13.1.2
只输入模式
输入唯一的端口配置如图
图13-2 。
输出驱动器处于三态。该
输入包含一个施密特触发输入，以提高输入噪声抑制。的输入电路
P1.3 ， P3.2和P3.3在掉电模式下不禁止（见
图13-3 ） 。
输入引脚可
即使在较低的V安全运行驱动到5.5V
CC
水平;然而，输入阈值
施密特触发器将通过V设定
CC
电平，且必须加以考虑。
图13-2 。
仅输入
输入
数据
PWD
图13-3 。
输入仅适用于P1.3 ， P3.2和P3.3
PORT
针
输入
数据
13.1.3
PORT
针
漏极开路输出
漏极开路输出配置关闭所有上拉，只有驱动下拉晶体管
当端口锁存器为逻辑“ 0 ”的端口引脚。要作为一个逻辑输出端口CON-
想出以这种方式必须有外部上拉，一般通过电阻连接到V
CC
。在上拉
下这种模式是一样的准双向模式。开漏输出端口组态
配给示于
图13-4.The
的P1.3 ， P3.2和P3.3输入电路中没有被禁用
掉电（见
图13-3 ） 。
开漏引脚可以安全地拉高到5.5V ，即使
在低V工作
CC
水平;然而，施密特触发器的输入阈值将被设置
在V
CC
电平，且必须加以考虑。
图13-4 。
漏极开路输出
PORT
针
从港
注册
输入
数据
PWD
13.1.4
推挽输出
推挽输出配置的相同的下拉结构和开漏和
准双向输出模式，而是提供持续的强上拉起来的时候口
锁存器为逻辑“1”。当需要更大的电流推挽模式，可以使用
从一个端口输出。推挽端口结构示于
图13-5 。
的输入电路
P1.3 ， P3.2和P3.3在掉电模式下不禁止（见
图13-3 ） 。
24
AT89LP213 / 214 [初步]
3538A–MICRO–7/06
