X98024
HSYNC
IN
（ A和B ）
模拟视频输入
（ A和B ）
PIXELCLK （ A）
（内部）
DATACLK （ A）
数据
PRI
(A)
数据
美国证券交易委员会
(A)
HS
OUT
(A)
D
N-3
D
N-1
D
0
D
2
DPLL锁边
P
N-3
P
N-2
P
N-1
P
N
P
0
P
1
P
2
P
3
P
4
P
5
P
6
P
7
P
8
P
9
P
10
P
11
P
12
CLKINV
IN
（ A） = GND
D
½ PIXELCLK = DATACLK Delay
PIXELCLK （ B）
（内部）
DATACLK （ B）
数据
PRI
(B)
数据
美国证券交易委员会
(B)
HS
OUT
(B)
D
N-2
D
N
D
1
D
3
CLKINV
IN
（ B） = GND
D
图10.备用像素采样（ 48位模式）
初始化
.
该X98024与初始化为默认寄存器设置
交流耦合， RGB输入上的VGA1路，有24位
输出。
以下寄存器应写入完全启用
芯片：
寄存器为0x1C应设置为0x49 ，以改善数字锁相环
在视频模式下的性能
寄存器0x23应设置为0x78 ，以使直流
恢复功能
有循环的电源。 RESET引脚不
需要在正常操作中使用，并且可以连接到高电平。
罕见CSYNC注意事项
Intersil公司发现的异常情况在其同步分离器
功能。如果在图11所示的CSYNC信号存在
在HSYNC的输入，并且该同步源设置为CSYNC
在HSYNC ， HS
OUT
可能偶尔锁定了错误的边缘
行同步的
IN
。这将导致该协
OUT
有错
相对于像素0的位置，从而导致在图像中左移
或权利由HSYNC的宽度
IN
信号进行约1
第二它可以解决本身之前。
这只是发生在所示的波形完全相同
图11.如果同步信号的极性从反转
即如图11所示，将不会发生问题。如果有
是在VSYNC周期，该问题的任何锯齿
将不会发生。该问题也不会如果同步发生
信号是对SOG输入。
RESET
该X98024具有上电复位（ POR）功能
复位芯片到默认状态时，电源最初是
应用，包括重置所有寄存器设置为默认
作为注册清单中所述的设置。外部
RESET引脚重复上电复位电路的复位功能无
24
FN8220.3
2006年3月8日
