位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第325页 > ICS97U2A877AK(LF)-T > ICS97U2A877AK(LF)-T PDF资料 > ICS97U2A877AK(LF)-T PDF资料1第1页
集成
电路
系统公司
ICS97U2A877A
超前信息
1.8V低功耗宽范围频率时钟驱动器
推荐应用：
DDR2内存模块/零延迟板扇出
提供完整的DDR DIMM逻辑解决方案
ICSSSTU32864/SSTUF32864/SSTUF32866/
SSTUA32864/SSTUA32866/SSTUA32S868/
SSTUA32S865/SSTUA32S869
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
1至10差分时钟分配（ SSTL_18 ）
反馈引脚输入到输出的同步
扩频宽容投入
自动PD当输入信号是指在一定的逻辑状态
开关特性：
周期抖动： 40ps的（ DDR2-400 / 533 ）
30PS （ DDR2-667 / 800 ）
半周期抖动： 60ps的（ DDR2-400 / 533 ）
50ps的（ DDR2-667 / 800 ）
输出 - 输出偏斜： 40ps的（ DDR2-400 / 533 ）
30PS （ DDR2-667 / 800 ）
周期 - 周期抖动40ps的
引脚配置
1
A
B
C
D
E
F
G
H
J
K
2
3
4
5
6
52球BGA
顶视图
A
B
C
D
E
F
G
H
J
K
1
CLKT1
CLKC1
CLKC2
CLKT2
CLK_INT
CLK_INC
AGND
AVDD
CLKT3
CLKC3
2
CLKT0
GND
GND
VDDQ
VDDQ
VDDQ
VDDQ
GND
GND
CLKC4
3
CLKC0
GND
NB
VDDQ
NB
NB
VDDQ
NB
GND
CLKT4
4
CLKC5
GND
NB
VDDQ
NB
NB
VDDQ
NB
GND
CLKT9
5
CLKT5
GND
GND
OS
VDDQ
OE
VDDQ
GND
GND
CLKC9
6
CLKT6
CLKC6
CLKC7
CLKT7
FB_INT
FB_INC
FB_OUTC
FB_OUTT
CLKT8
CLKC8
框图
OE
OS
AV
DD
断电
控制和
测试逻辑
LD *或OE
LD * ，操作系统或操作环境
CLKC0
CLKT1
CLKC1
CLKT2
LD *
PLL旁路
CLKC2
CLKT3
CLKC3
CLKT4
CLKC4
CLKT5
CLKC5
CLK_INT
CLK_INC
10K-100k
PLL
GND
FB_INT
FB_INC
*逻辑检测（ LD ）对设备断电时，
逻辑低电平被施加到两个CLK_INT和CLK_INC 。
CLKT6
CLKC6
CLKT7
CLKC7
CLKT8
CLKC8
CLKT9
CLKC9
FB_OUTT
FB_OUTC
40
VDDQ
CLKC2
CLKT2
CLK_INT
CLK_INC
VDDQ
AGND
AVDD
VDDQ
GND
CLKC1
CLKT1
CLKT0
CLKC0
VDDQ
CLKC5
CLKT5
CLKT6
CLKC6
VDDQ
31
CLKT0
1
30
ICS97U2A877A
10
21
11
20
CLKC7
CLKT7
VDDQ
FB_INT
FB_INC
FB_OUTC
FB_OUTT
VDDQ
OE
OS
1180—11/14/05
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
CLKT3
CLKC3
CLKC4
CLKT4
VDDQ
CLKT9
CLKC9
CLKC8
CLKT8
VDDQ
40引脚MLF
