8018x秘境金正日
y
M PU我们电子R M anual
8
D0–D7.
数据总线（双向，高电平有效，三态） 。
D0-D7构成
一个8位双向数据总线，用于信息的传送和
从I / O和存储设备。数据总线进入高阻抗
RESET和外部总线在状态响应周期。
DCD0.
数据载波检测0 （输入，低电平有效） 。
该输入是一个
可编程的调制解调器控制信号的ASCI通道0 。
DREQ0 ， DREQ1 。
DMA请求0和1 （输入，低电平有效） 。
DREQ是
用于请求从芯片上的DMA通道1 DMA传输。
DMA通道监控这些输入来确定，当外部
设备处于待机状态进行读或写操作。这些输入可
编程，以便为任一电平还是边沿检测的。 DREQ0是复
与CKA0 。
E.
时钟使能（输出，高电平有效）。
同步电机周期时钟
在总线事务的输出。
EXTAL 。
外部时钟/水晶（输入，高电平有效）。
晶体振荡器
连接。外部时钟可以被输入到Z8X180该引脚上
当不使用的晶体。该输入是施密特触发。
HALT 。
暂停/休眠状态（输出，低电平有效） 。
这个输出被置
在CPU执行或者暂停或SLP指令，并
等待或者非屏蔽或屏蔽中断操作之前
可以恢复。 HALT还用于与M 1和ST信号中解码
在CPU机器周期的状态。
INT0.
可屏蔽中断请求0 （输入，低电平有效） 。
该信号是
通过外部I / O设备产生的。 CPU的荣誉这一要求在年底
在当前指令周期只要NMI和BUSREQ信号
处于非活动状态。 CPU响应此中断请求与
中断响应周期。在此周期中，无论是M1和IORQ
信号变成激活状态。
INT1 ， INT2 。
可屏蔽中断请求1和2 （输入，低电平有效） 。
此信号由外部I / O设备产生的。 CPU的这些荣誉
在当前指令周期结束时，只要将NMI请求
UM005001-ZMP0400
