ZiLOG公司
Z89223/273/323/373
16位数字信号处理器， A / D转换器
系统时钟发生器
系统时钟可以来自外部时钟产生
信号，或者从内部的晶体振荡器。对于后者
情况下，在32千赫兹晶体一起使用在 -
ternal晶体振荡器。系统时钟发生器IN-
附有锁相环（PLL）电路，以获得一个高
从低频晶体骨质频率的系统时钟
cillator 。使用低频晶体的好处是
片
LPF
片上
较低的系统成本，更低的功耗和较低的
EMI。
该Z893x3支持多种低功耗时钟模式才能工作
timize功耗。整机功耗DE-
暂时搁置的系统时钟频率，并且振荡器可以
和外设功能。
PLL
LPF
相
探测器
÷2
8-Bit
时钟
DIVIDE
VCO
VCO输出
÷2
01
÷2
10
11
在PLL
系统
时钟
SELECT
PLL输出。 SEL 。
时钟
停止VCO
控制
分频PLL
注册
停止XTAL振荡器
MUX
PLL输出
CLKI
1
系统时钟
MUX
0
00
CLKI
32千赫
CLKO
XTAL
OSC 。
图42.系统时钟发生器
操作模式
时钟运行的各种模式都通过写选择
荷兰国际集团的相应位和时钟控制的领域
注册， BANK15 / EXT5 。操作模式可以是
在程序执行期间动态地切换。
上电和复位（默认）
晶体振荡器直接
上电时，并按照复位或休眠模式恢
ERY ，系统时钟选择= 0 ，因此系统时钟=
CLKI 。 XTAL振荡器运行，因此CLKI可能
由晶体提供，如所描绘的，或者由外部时钟
（未示出）。 VCO的运行，以减少时间重新
引入来是系统时钟切换到PLL输出。
外部时钟直接
在这种操作模式下，从XTAL振荡器运行时，
和外部晶振提供32 kHz的（典型值）的时钟
在CLKI 。系统时钟选择= 0 ，所以系统时钟
在CLKI频率（ 32 kHz）的。这种模式需要较少的
功率比在高频率时钟速率运行。该
VCO可能会停止，以节省更多的权力，或离开
运行用于快速切换（唤醒）到高频
PLL生成的时钟。当PLL电路被使能时，
止压控振荡器= 0，并且10ms的软件延时必须转播
切换系统时钟从CLKI到PLL前送达
出。其结果， PLL具有的稳定时间。
PLL时钟
在这种模式下， CLKI外部时钟提供系
统时钟。 CLKO没有连接。系统时钟选择
= 0没有使用PLL 。该晶振和VCO
都被停止，以降低功耗。
外部32 kHz晶振与芯片上的合作
晶振，提供PLL输入。该VCO gen-
erates系统时钟。低通滤波器必须连接 -
编到LPF所描述。该晶振和VCO是
都运行，并且系统时钟= PLL输出（系统时钟
选择= 1 ） 。由PLL产生的频率是阻止 -
DS000202-DSP0599
47
