ZiLOG公司
Z89223/273/323/373
16位数字信号处理器， A / D转换器
时序图
TCY
CPWL
T
r
CPWH
T
f
图10.时钟时序
RD / WR
RWSET
DS
RWHOLD
EASET
EA（ 2：0 ）
有效的地址输出
EAHOLD
RDSET
RDHOLD
ED （ 15 ： 0 ）
数据
图11.读时序
RD / WR
DS
WLAT
等待
WDEA
CLKOUT
EA（ 2：0 ）
有效的地址输出
RDSET
RDHOLD
ED （ 15 ： 0 ）
数据
图12.读时序使用WAIT引脚
DS000202-DSP0599
21
