ZL30119
ADDR
（十六进制）
36
注册
名字
p0_enable
RESET
价值
（十六进制）
8F
数据表
描述
控制寄存器使能p0_clk0 ， p0_clk1 ，
p0_fp0 ， p0_fp1 ，在P0合成与选择
源
控制寄存器生成p0_clk0 ， p0_clk1 ，
p0_fp0和p0_fp1
控制寄存器[ 7 ： 0 ]的N个位
N * 8K CLK0
控制寄存器的[ 13 ： 8 ]的N个位
N * 8K CLK0
控制寄存器的p0_clk0相位位置
粗调
控制寄存器的p0_clk1频率
选择
控制寄存器的p0_clk1相位位置
粗调
控制寄存器的输出/输出相位
调整微调P0路径
控制寄存器来选择p0_fp0框架
脉冲频率
控制寄存器来选择FP0型
位[ 7：0]的可编程帧脉冲
在1 / 262.14兆赫的倍数的相位偏移
位[ 15：8]所述可编程帧脉冲
在1 / 262.14兆赫的倍数的相位偏移
位可编程帧脉冲[ 21:16 ]
在8 kHz的周期的倍数的相位偏移
控制寄存器来选择p0_fp1帧脉冲
频率
控制寄存器来选择FP1类型
位[ 7：0]的可编程帧脉冲
在1 / 262.144兆赫的倍数的相位偏移
位[ 15：8]所述可编程帧脉冲
在1 / 262.144兆赫的倍数的相位偏移
位可编程帧脉冲[ 21:16 ]
在8 kHz的周期的倍数的相位偏移
TYPE
读/写
37
38
39
3A
3B
3C
3D
3E
3F
40
41
42
43
44
45
46
47
p0_run
p0_freq_0
p0_freq_1
p0_clk0_offset90
p0_clk1_div
p0_clk1_offset90
p0_offset_fine
p0_fp0_freq
p0_fp0_type
p0_fp0_offset_0
p0_fp0_offset_1
p0_fp0_offset_2
p0_fp1_freq
p0_fp1_type
p0_fp1_offset_0
p0_fp1_offset_1
p0_fp1_offset_2
0F
00
01
00
3E
00
00
05
83
00
00
00
05
11
00
00
00
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
P1配置寄存器
48
49
p1_enable
p1_run
83
03
控制寄存器使能p1_clk0 ， p1_clk1的
P1合成器，然后选择源
控制寄存器生成启用/禁用
p1_clk0和p1_clk1
读/写
读/写
表5 - 寄存器映射（续）
21
卓联半导体公司
