AZP92
信号说明
引脚/垫
D/D
Q/Q
V
BB
BIAS
EN
EN -SEL
DIV -SEL
V
EE
V
CC
功能
数据输入
数据输出
参考电压输出
输入偏置返回
启用/复位输入
使能逻辑选择
分频比选择
负电源
正电源
启用真值表
EN -SEL
NC
NC
V
EE
V
EE
20kΩ时至V
EE
20kΩ时至V
EE
EN
CMOS低或V
EE
CMOS高，V
CC
或NC
CMOS低，V
EE
或NC
CMOS高或V
CC
PECL低，V
EE
或NC
PECL高或V
CC
Q
低
数据
低
数据
数据
低
Q
高
数据
高
数据
数据
高
DIVIDE真值表
DIVIDE
比
NC
÷1
1
V
EE
÷2
1
DIV - SEL连接必须
be
≤1Ω.
DIV -SEL
D
EN
（ EN - SEL地连接至
V
EE
威盛20K
电阻器）
（ PECL ）
EN
（ EN - SEL OPEN OR
连接到V
EE
)
（ CMOS）的
Q
Q
（ DIV - SEL
开）
（ DIV - SEL
连接的
到V
EE
)
时序图
2006年1月REV - 1
www.azmicrotek.com
2
