位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1187页 > AM85C30-10BUA > AM85C30-10BUA PDF资料 > AM85C30-10BUA PDF资料1第42页
AMD
在商业经营范围的开关特性（续）
读写时序（见图21）
号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
参数
符号
TwPCI
TwPCh
TFPC
TRPC
TCPC
在Ts （WR）
THA （ WR ）
在Ts （ RD ）
THA （ RD ）
TSIA （PC）的
TSIA （ WR ）
硫杂（WR）
TSIA （ RD ）
ThIAi （ RD ）
硫杂（PC）的
TsCEI （WR）
ThCE （WR）
TsCEh （WR）
TsCEI （ RD ）
ThCE （ RD ）
TsCEh （ RD ）
TwRDI
TdRD （ DRA）
TdRDr （ DR ）
TdRDf （ DR ）
TdRD （核酶）
参数
描述
PCLK低电平宽度
PCLK高宽
PCLK下降时间
PCLK上升时间
PCLK周期时间
地址
WR
↓
建立时间
地址
WR
↑
保持时间
地址
RD
↓
建立时间
地址
RD
↑
保持时间
INTACK到PCLK
↑
建立时间
INTACK
to
WR
↓
建立时间
（注1 ）
INTACK
to
WR
↑
保持时间
INTACK
to
RD
↓
建立时间
（注1 ）
INTACK
to
RD
↑
保持时间
INTACK
到PCLK
↑
保持时间
CE
低
WR
↓
建立时间
CE
to
WR
↑
保持时间
CE
高
WR
↓
建立时间
CE
低
RD
↓
建立时间
（注1 ）
CE
to
RD
↑
保持时间（注1）
CE
高
RD
↓
建立时间
（注1 ）
RD
低电平宽度（注1 ）
RD
↓
读取数据的主动延迟
RD
↑
读取数据无效延迟
RD
↓
读取数据有效延迟
RD
↑
读取数据的浮动延迟
（注2 ）
122
70
0
70
0
20
145
0
145
0
40
0
0
60
0
0
60
150
0
0
140
40
8.192兆赫
民
50
50
最大
2000
2000
15
15
4000
100
50
0
50
0
20
120
0
120
0
30
0
0
50
0
0
50
125
0
0
120
35
10兆赫
民
40
40
最大
2000
2000
12
12
4000
61
35
0
35
0
15
70
0
70
0
15
0
0
30
0
0
30
75
0
0
70
20
16.384兆赫
民
26
26
最大
2000
2000
8
8
4000
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.参数不适用于中断应答交易。
2.浮法延迟被定义为在该数据总线从驱动器状态释放，最大直流负荷和时间
最小的交流负载。
42
Am85C30
