LH75400/01/10/11
系统级芯片
VDDMIN
VDD
TPLL
tLREG
LREG
LH754xx-100
图11.上电稳定
波形
静态存储控制器波形
图12示出了波形和定时为
外部静态存储器写，有一个等待状态。图 -
茜图13示出了波形和定时为外部
静态存储器写，有两个等待状态。图14
显示波形和时序外部静态
存储器读取，一个等待状态。
在SMC支持一个NWAIT输入，可用于
由外部装置中一个延长的等待时间
存储器存取。在SMC样本NWAIT在
在每个系统时钟的开始处开始的
周期。系统时钟周期，其中NCSX信号
断言算作第一等待状态。参见图15 。
在SMC承认NWAIT活跃在2
之后的时钟周期已经断言。以保证
当前的访问（读或写），将通过扩展
NWAIT ，节目至少有两个等待状态的这家银行
内存。如果N等待状态编程， SMC
保持这种状态N个系统时钟或直到SMC
检测NWAIT无效，最后的为准。
由于等待状态的数目编程的增加，
延迟的NWAIT之前的量必须置
也增加。如果只有2个等待状态进行编程，
NWAIT必须立即置在时钟周期
下面的时钟周期，在此期间NCSX信号
为有效。一旦在SMC检测到外部
设备已经停用NWAIT ， SMC将完成其
访问在3个系统时钟周期。
通式为assert-之间的可允许的延迟
荷兰国际集团NCSX并声称NWAIT是：
tASSERT = （系统时钟周期） × （等待状态 - 1 ）
（其中，等待状态是从2到31 ）
62
6/4/03
初步数据表
