位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第148页 > TMS320C31PQL50 > TMS320C31PQL50 PDF资料 > TMS320C31PQL50 PDF资料1第39页
保持时间
HOLD是一个异步输入，可以在一个时钟周期被置位在任何时间。如果指定的时序得到满足，的确切顺序
在图27所示的发生;否则，一个时钟周期的额外延迟是可能的。
该表中， “定时参数保留/ HOLDA ”，定义定时参数将HOLD和HOLDA信号。在所显示的数字
图27对应与那些在NO 。表中的列。
初级总线控制寄存器的NOHOLD位覆盖HOLD信号。当此位被置位，器件退出保持并防止
未来将会有周期。
断言HOLD防止处理器访问主总线。程序继续执行，直到从一个读或写操作的
主总线请求。在某些情况下，第一写操作挂起，从而使处理器能够继续直至一个第二写入是
遇到。
时序参数HOLD / HOLDA （参见图27）
邮政信箱1443
休斯敦，得克萨斯州77251-1443
号
69
70
71
72
73
74
75
76
77
78
79
80
tsu(HOLD-H1L)
tv(H1L-HOLDA)
总重量（ HOLD ）
总重量（ HOLDA ）
td(H1L-SH)H
tdis(H1L-S)
ten(H1L-S)
tdis(H1L-RW)
ten(H1L-RW)
tdis(H1L-A)
ten(H1L-A)
tdis(H1H-D)
建立时间，在H1低HOLD
有效时间， HOLDA后H1低
脉冲持续时间， HOLD低
脉冲持续时间， HOLDA低
延迟时间， H1低到高STRB为HOLD
禁止时间， H1低到STRB到
高阻抗状态
启用时间， H1低到STRB启用（激活）
禁用时间中，H1低到R / W的
高阻抗状态
使能时间中，H1低到读/写使能（有效）
禁止时间， H1低，解决的
高阻抗状态
启用时间， H1低到地址有效（有效）
禁用时， H1高到数据到
高阻抗状态
’LC31-33
民
15
0
2tc(H)
tcH–5
0§
0§
0§
0
0
0§
0§
0§
10
10
10
10
10
10
15
10
最大
10
’C31-40
’LC31-40
民
13
0
2tc(H)
tcH–5
0§
0§
0§
0
0
0§
0§
0§
9
9
9
9
9
10
13
9
最大
9
’C31-50
民
10
0
2tc(H)
TCH - 5
0§
0§
0§
0
0
0§
0§
0§
最大
7
’C31-60
民
8
0
2tc(H)
TCH - 5
0§
0§
0§
0
0
0§
0§
0§
最大
6
’C31-80
民
5
0
2tc(H)
tcH–5
6
7
6
7
6
7
11
7
0§
0§
0§
0
0
0§
0§
0§
4
7
6
6
6
7
10
6
最大
单位
ns
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
7
8
7
8
7
8
12
8
TMS320C31 ， TMS320LC31
数字信号处理器
SPRS035B - 1996年3月 - 修订1999年1月
该值的特点，但未经测试
HOLD是一个异步输入并在一个时钟周期可以被断言在任何点。如果指定的定时被满足时，在图27中所示的确切顺序发生;否则，
的一个时钟周期的额外延迟是可能的。
§未测试
39
