位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第148页 > TMS320C31PQL50 > TMS320C31PQL50 PDF资料 > TMS320C31PQL50 PDF资料1第18页
SPRS035B - 1996年3月 - 修订1999年1月
TMS320C31 ， TMS320LC31
数字信号处理器
存储器读/写时序
下面的表定义了STRB存储器的读/写时序参数。在图12和图13所示的数字与对应
那些在NO 。下表中的列。
18
邮政信箱1443
休斯敦，得克萨斯州77251-1443
定时参数存储器（ STRB = 0）的读/写（参见图12和图13）
号
12
13
14
15
16
17
18
19
20
21
22
23
24
24A
td(H1L-SL)
td(H1L-SH)
td(H1H-RWL)R
td(H1L-A)
tsu(D-H1L)R
th(H1L-D)R
tsu(RDY-H1H)
th(H1H-RDY)
td(H1H-RWH)W
tv(H1L-D)W
th(H1H-D)W
td(H1H-A)W
TD （ A- RDY ）
延迟时间， H1低到STRB低
延迟时间， H1低到高STRB
延迟时间，H1高到R / W低（读）
延迟时间， H1低到一个有效的
建立时间，D H1前低（读）
保持时间，D H1后低（读）
建立时间， RDY前H1高
H1高后保持时间， RDY
延迟时间，H1高到R / W的高（写）
有效时间，之后H1低（写）D
保持时间后， H1高（写）D
延迟时间， H1高到一个有效的背到后端写
周期（写入）
从有效的延迟时间， RDY
0
18
8
’LC31-33
民
0
0
0
0
16
0
8
0
10
20
0
15
7
最大
10
10
10
14
’C31-40
’LC31-40
民
0
0
0
0
14
0
8
0
9
17
0
12
6
最大
6
6
9
11
’C31-50
民
0
0
0
0
10
0
6
0
7
14
0
10
6
最大
5
5
7
9
’C31-60
民
0
0
0
0
9
0
5
0
6
12
0
8
P - 8§
最大
5
5
6
8
’C31-80
民
0
0
0
0
8
0
4
0
4
8
最大
5
5
4
7
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
TAA
地址有效到数据有效（读）
21
16
30
25
10
参见图14与负载电容大于典型负载电路电容（ CT = 80 pF）的地址总线时序的变化。
该值的特点，但未经测试
§在早期的数据表，该参数被显示为“以速度”值。事实上，它是一个同步信号，因此，相对于锝（H），其中，P = TC （C ） = TC （H ）/ 2。
