A6278
和
A6279
套餐A， LW ， LP
16-pin
GND
在串行数据
时钟
LATCH ENABLE
OUT0
OUT1
OUT2
OUT3
1
2
3
4
5
6
7
8
EP
串行输入，恒流锁存
LED驱动器，具有LED开路检测
引脚排列图
套餐A， LW ， LP
24-pin
GND
在串行数据
时钟
LATCH ENABLE
OUT0
OUT1
OUT2
OUT3
OUT4
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
16逻辑电源
15 REXT
14串行数据输出
13 OUTPUT ENABLE
12 OUT7
11 OUT6
10 OUT5
9
OUT4
逻辑电源
REXT
串行数据输出
OUTPUT ENABLE
OUT15
OUT14
OUT13
OUT12
OUT11
OUT10
OUT9
OUT8
EP
18
17
16
15
14
13
包装ET
21 OUT10
20 OUT9
19 OUT8
17 OUT7
16 OUT6
15 OUT5
18 NC
OUT5
OUT6
OUT7
OUT11 22
OUT12 23
OUT13 24
OUT14 25
OUT15 26
OUTPUT ENABLE 27
NC 28
1
2
3
4
5
6
7
EP
14 OUT4
13 OUT3
12 OUT2
11 OUT1
10 OUT0
9
8
LATCH ENABLE
NC
串行数据输出
逻辑电源
REXT
在串行数据
GND
NC
终端列表表
数
A， LW ， LP
A6278 A6279
1
2
3
4
5至12
13
14
15
16
–
–
1
2
3
4
5至20
21
22
23
24
–
–
ET
A6279
5
6
7
9
10至26
27
1
2
3
4, 8, 18,
28
–
名字
GND
在串行数据
时钟
LATCH ENABLE
的OUTx
OUTPUT ENABLE
串行数据输出
REXT
逻辑电源
NC
EP
时钟
功能
参考终端的逻辑地和电源地
串行数据输入到移位寄存器
时钟输入端;数据被移位在时钟的上升沿。
数据选通输入端;串行数据被锁存以高电平输入
目前沉输出端子
（低电平有效）设置低，使输出驱动器;为高，以关闭
（空白）所有输出驱动器
CMOS串行数据输出;级联到下一个设备（该
设备的串行数据输入引脚） ;阅读OCD位。
在这个终端的外部电阻确定了输出电流为所有
的灌电流驱动器。
(V
DD
）逻辑电源电压（通常为3.3或5.0 V ）
无连接
只有LP和ET包;散热裸露热焊盘
Allegro MicroSystems公司
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
www.allegromicro.com
3
