位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第335页 > LCK4993YH-DB > LCK4993YH-DB PDF资料 > LCK4993YH-DB PDF资料1第1页
数据手册，修订版1
2004年5月5日
LCK4993/LCK4994
低电压PLL时钟驱动器
1，产品特点
s
说明2
该LCK4993和LCK4994低电压的PLL的时钟驱动器
提供对系统时钟的功能可由用户选择的控制。
多路输出的时钟驱动器提供的系统
积分器具有必要的功能，以优化的定时
高性能的计算机和通信系统。
每18配置的输出驱动器终止
用阻抗低至50传输线
而
提供最小的，指定的输出歪斜的LVTTL
的水平。的输出被设置在5组。银行1-4
允许的1分频功能12 ，同时
在625 PS- 1300 ps递增，允许调整阶段
高达10.4纳秒。一输出银行还包括一个
独立的时钟反向功能。该银行的反馈
由两个输出，可除以功能
从1到12和有限相位调整。中的任何一个
这些18的输出可以被连接到反馈
输入驱动器或其他输入。
可选的参考输入是容错功能，
可以切换到辅助时钟源平稳变化
当主时钟源不操作。该
参考输入和反馈输入可配置为
可同时接收LVTTL或差分（ LVPECL ）输入。
完全集成的PLL降低抖动，并简化
电路板布局。
12兆赫， 100兆赫（ LCK4993 ） ，或24兆赫， 200兆赫
（ LCK4994 ）输出操作
对相匹配的输出歪斜<200 PS
零输入至输出延迟
能够驱动18 LVTTL 50 ％占空比输出
50
终止线
3.3 V / 2.5 V LVTTL /低压差（ LVPECL ）容错
和热插入参考输入
从625 PS达1300 ps的步骤阶段调整
到± 10.4纳秒
的输出的分频比（16 ，8，10 ， 12）的
（1-6 ， 8 ）×输入频率乘以比率
单独的输出禁止银行为积极的动力
管理和降低EMI
测试输出高阻抗（Hi -Z ）选项
施行
与锁定指示完全集成的PLL
单3.3 V / 2.5 V± 10 ％电源
100引脚TQFP封装
100球FSBGA包
引脚对引脚兼容
柏
CY7B993V和
CY7B994V
s
s
s
s
s
s
s
s
s
s
s
s
s
s
